Главная » Архив материалов
Запись воркшопа по интегрированию и работе с софтовой версией процессоров Cortex-M теперь доступна всем желающим. Достаточно лишь пройти по ссылке и зарегистрироваться.
Теперь в наличии у Xilinx аж целых три софт-процессора, которые можно развернуть на логике: PicoBlaze, MicroBlaze и Cortex-M0/M3.
 Отличительная особенность в том, что софт-процессоры не ограниченны в периферии и ее можно добавлять столько, сколько хватит ёмкости самой ПЛИС.
 
Просмотров: 24 | Добавил: KeisN13 | Дата: 23.08.2019 | Комментарии (0)

Исследователи безопасности обнаружили неуловимый баг в безопасности  системы на кристалле  Zynq UltraScale+, производимых компанией Xilinx.

Уязвимым компонентом является бренд Zynq UltraScale+ Xilinx, который включает в себя систему на кристалле (SoC), многопроцессорную систему на кристалле (MPSoC) и радиочастотные системы на кристалле (RFSoC).

Компания F-Secure, проводившая исследования утверждает, что режим Encrypt Only secure boot этих SoC содержит два бага в безопасности, один из которых не может быть исправлен обновлением программного обеспечения и требует "новой версии кремния" от поставщика.

Подробнее здесь.
Просмотров: 30 | Добавил: KeisN13 | Дата: 22.08.2019 | Комментарии (0)

Независимо от того, создаете ли вы новое оборудование или программное обеспечение, задача заключается в предоставлении высокопроизводительных, проверенных решений быстрее, чем кто-либо другой. Xilinx представляет Virtex UltraScale + VU19P, крупнейшую в мире ПЛИС, чтобы обеспечить прототипирование и эмуляцию самых передовых технологий ASIC и SoC, а также разработку сложных алгоритмов. FPGA VU19P обеспечивает самую высокую плотность логики и отсчет I/O на одиночном всегда построенном приборе, адресуя новые типы требований в эволюционируя технологиях.

Количество логических ячеек - 8,938
Количество DSP блоков - 3,840
Объем памяти - 224 Мб
Количество приемопередатчиков (32,75 Гб/с) - 80
Количество I/O - 2,072
Поддержка DDR4

Подробнее на сайте Xilinx
Просмотров: 32 | Добавил: ekrylov61 | Дата: 21.08.2019 | Комментарии (1)

На сайте компании Xilinx опубликовано очередное руководство по работе с Video IP блоками.
Если Вы только начинаете или уже используете FPGA для обработки видеопотоков - то это серия блоков Xilinx Video Series  для Вас. Рекомендуется к ознакомлению!
 
Просмотров: 14 | Добавил: KeisN13 | Дата: 21.08.2019 | Комментарии (0)

ПЛИС превосходно справляются с ускорением вычислительно затратных задач в центрах обработки данных. Теперь вы можете узнать о возможностях ускорения приложений в бесплатном вебинаре Intel под названием " Использование ПЛИС для ускорения центров обработки данных.” На этом вебинаре вы узнаете, как можно развернуть задачи глубокого обучения на ПЛИС с помощью Intel Distribution of OpenVINO toolkit и Intel FPGA Deep Learning Acceleration Suite. Вы также научитесь использовать стек ускорения для Intel Xeon CPU с FPGA для разработки и развертывания оптимизации приложений на программируемых ускорителях Intel (PACs), включая Intel PAC с Arria 10 GX FPGA и Intel FPGA PAC D5005 на основе Intel Stratix 10 FPGA.

August 29 9:00 AM PDT
Подробнее здесь

Просмотров: 12 | Добавил: KeisN13 | Дата: 20.08.2019 | Комментарии (0)

Крайне полезная для начинающих статья о различных языках проектирования на FPGA и SoC и различных подходах к проектированию

Подробнее здесь
Просмотров: 14 | Добавил: KeisN13 | Дата: 20.08.2019 | Комментарии (0)

С появлением  встроенных FPGA (Embedded FPGA - eFPGA) в машинное обучение (ML) может быть интегрировано в новые форм-факторы (Mobile Edge Compute, IoT Aggregation и Smart NIC). В этом вебинаре мы демонстрируем FPGA и eFPGA, оптимизированные для ML-приложений.
Вы узнаете как вычислительные ресурсы eFPGA могут быть настроены в соответствии с требованиями приложения, реализуемой сети и даже определенного уровня нейронной сети. Вы также узнаете,  как использовать особенности хранения и обращения к параметрам нейронной и работы с разреженными матрицами для минимизации обращения к данных и вычислений. Мы также покажем тесты в стандартных ПЛИС и встроенных ПЛИС и примеры того, как уменьшить использование логики на целых 50%.
Ссылка на регистрацию 
Просмотров: 13 | Добавил: KeisN13 | Дата: 19.08.2019 | Комментарии (0)

После прошедшего в Longmont, Colorado USA (29,07-02,08 2019) воркшопа  команда проекта PYNQ выложила в открытый доступ материалы семинара. Если вы являетесь счастливым обладателем платы PYNQ-Z2, то рекомендуем просмотреть выложенные материалы. В противном случае, рекомендуем ознакомиться с проектом PYNQ, по ссылке.

Оригинал новости здесь, материалы воркшопа здесь.
 
Просмотров: 17 | Добавил: KeisN13 | Дата: 19.08.2019 | Комментарии (0)

 В этой статье мы показываем реальный пример, где мы создали общую сетевую функцию RSS, используя как традиционные инструменты RTL/Verilog, так и затем используя высокоуровневый синтез (HLS) на одном и том же оборудовании. То, что мы обнаружили, было удивительно: подход HLS фактически использовал меньше FPGA ресурсов и блочной памяти. На то есть причина. Подробнее по ссылке
 
Просмотров: 15 | Добавил: KeisN13 | Дата: 19.08.2019 | Комментарии (0)

20 августа в 18:00 (по московскому времени) Lattice проводит публичный вебинар:

Поддержка стандарта MIPI в проектировании встраиваемых систем с использованием FPGA

Бесплатная регистрация по ссылке

 

Если нет возможности участвовать в вебинаре в указанное время, можно просто зарегистрироваться и по окончании вебинара Lattice пришлет ссылку на запись стриминга.

Информация на сайте производителя здесь

Просмотров: 21 | Добавил: KeisN13 | Дата: 16.08.2019 | Комментарии (0)

1 2 3 ... 8 9 »