Главная » Архив материалов

Уважаемые коллеги!

Компания Avnet Silica, при поддержке КТЦ «Инлайн Груп», Макро Групп, приглашает вас на бесплатный  практический курс, ориентированный на новых пользователей продукции фирмы Xilinx, и тех, кто желает закрепить свои навыки в использовании системы на кристалле Zynq. 

Семинар проводится в формате лекция-практическая лабораторная работа.

I. Программа семинара:

  • 10.00 - 11.00 Введение в систему на кристалле Zynq
  • 11.00 - 12.00 Создание проекта для системы на кристалле Zynq
  • 12.00 - 12.45 Конфигурация процессорной системы. Запуск Hello World
  • 12.45 - 13.00 Перерыв
  • 13.00 - 14.00 Добавление периферии в программируемую логику
  • 14.00 - 15.00 Обед
  • 15.00 - 16.00 Импорт файлов платформы в Xilinx SDK.
  • 16.00 - 16.45 Создание Board Support Package для платформы
  • 16.45 - 17.00 Перерыв
  • 17.00 - 18.00 Подключение датчика теммпературы к платформе по I2C


II. На семинар желательно принести ноутбук, удовлетворяющий следующим требованиям:

  1. Предустановленная среда Vivado Design Suite - HLx Editions версии 2017.4 (WebPack, Design или System Edition). Страница загрузки: https://www.xilinx.com/support/download.html

  2. Требования Vivado Design Suite - HLx Editions версии 2017.4 к операционной системе и рабочей станции
       ... Читать дальше »

Просмотров: 404 | Добавил: KeisN13 | Дата: 28.02.2018 | Комментарии (0)

Вебинар "Введение в OpenCL и SDAccel"

   Компания КТЦ "Инлайн Груп" - Официальный дистрибьютор и Авторизованный тренинг-партнер Xilinx в России приглашает Вас на вебинар "Введение в OpenCL и SDAccel".

Вебинар состоится 21 февраля 2018 в 11:00 (Мск). Предварительная регистрация обязательна и выполняется по ссылке.

  Среда проектирования SDAccel предназначена для разработки приложений на OpenCL С, С/С++ для гетерогенных систем с реализацией аппаратных ускорителей на Xilinx FPGA. Эта среда позволяет выполнять параллельное программирование как центрального процессора, так и FPGA ускорителей.
Применение платформы SDAccel позволяет повысить производительность гетерогенной системы, и при этом снизить латентность и уменьшить энергопотребление и сократить цикл разработки.
В этом онлайн-семинаре познакомитесь с ключевыми моментами создания аппаратных ускорителей обработки данных:

  • OpenCL и Xilinx FPGA
  • Среда разработки SDAccel
  • Платформы SDAccel

ПРОЙТИ РЕГИСТРАЦИЮ НА ВЕБИНАР

 

Просмотров: 230 | Добавил: KeisN13 | Дата: 25.01.2018 | Комментарии (0)

Доступна для скачивания новая версия Vivado® Design Suite 2017.4.

Что нового?

I. Model Composer

В релиз Vivado® Design Suite 2017.4 включён новый инструмент, который получил название Model Composer, построенный на основе абстрактных моделей (блоков). Model Composer работает на основе MathWorks Simulink и обладает следующими возможностями:

 

1. Высокий уровень абстракции: Пользователь имеет в своём распоряжении специализированные блоки, предназначенные для работы с векторами и матрицами. Пользователь может создавать проекты (алгоритмы), которые относятся к т.н. frame-based алгоритмам (поточные, кадровые), сохраняя время, затрачиваемое на имплементацию алгоритма в FPGA.

2. Специализированная библиотека блоков, оптимизированная по производительности: Библиотеки Computer Vision (xfOpenCV), Math, Linear Algebra теперь доступны в качестве блоков, что позволят выполнять разработку и моделирование алгоритма в графической среде Simulink

3. Импорт пользовательских блоков: Пользователь может импортировать свои собственные разработки, написанные на HLS C/C++ в виде пользовательских блоков, что позволяет достигнуть гибкости проектирования пользовательских алгоритмов

4. Автоматическая генерация кода: Автоматически генерирование HDL синтезируемого описания оптимизировано с учётом микроархитектуры целевой FPGA. Пользователь может синтезировать разработанный алгоритм в одном из трех вариантов экспорта проекта: Package RTL IP, System Generator for DSP и Vivado HLS.

5. Поддерживаемые версии MATLAB: R2016a, R2016b, R2017a and R2017b.

Больше информации можно найти на стра ... Читать дальше »

Просмотров: 443 | Добавил: KeisN13 | Дата: 09.01.2018 | Комментарии (0)

     OpenCores - это всем знакомое HW сообщество, на котором выкладываются проекты с открытым исходным кодом. Многие аппаратные (HW) разработчики адаптируют и используют OpenCores в своих проектах и поэтому необходимо, чтобы используемые IP проверялись очень тщательно перед использованием в проектах. Один из таких аспектов проверки - это пересечение тактовых доменов или Clock Domain Crossing (CDC). В этом вебинаре будет показано как выполнять проверку CDC для OpenCores Ethernet MAC IP.

   Проверка CDC требует введения специальных проектных ограничений для синтеза и статического временного анализа. Однако, в подавляющем большинстве случаев, OpenCores IP не содержат этих ограничений. На этом вебинаре будет продемонстрировано полуавтоматическое создание проектных ограничений с использованием маршрута отладки ALINT-PRO CDC. Использование это маршрута отладки позволяет разработчикам выявить проблемы CDC, создавая и проверяя проектные временные ограничения для текущей разработки.

 Программа вебинара:

  • Обзор CDC ошибок в проекте
  • Краткий обзор OpenCores Minimac IP
  • Подготовка Minimac IP для CDC анализа
  • Запуск Default LINT анализа для определения качества IP
  • Создание проектных ограничений для CDC анализа
  • Запуск CDC проверки и анализ результатов
  • ALINT-PRO CDC анализ Live Demo
  • Заключение
  • Ответы на вопросы

Дата проведения вебинара 16 Ноября

Время проведения вебинара 3:00 PM – 4:00 PM (CET)  - 17:00 - 18:00 Мск.

Узнать подробнее о мероприятии можно здесь и пройти регистрацию  ... Читать дальше »

Просмотров: 291 | Добавил: KeisN13 | Дата: 15.11.2017 | Комментарии (0)

Новый отладочный комплект Xilinx Virtex UltraScale+ FPGA VCU1525 

Кодовое название (по типу охлаждения): 
     
DK-U1-VCU1525-P-G - пассивное
     DK-U1-VCU1525-A-G - активное

Срок поставки и стоимость: по запросу

Семейство: Virtex UltraScale+

Описание продукта

   Отладочный комплект VCU1525 является идеальным решением для разработчиков приложений для дата центров, дающий возможность использовать все преимущества кристаллов семейства Virtex® UltraScale+™.  Отладочный комплекс VCU1525 доступен в облаке и локально с необходимыми фреймворками, библитотека ... Читать дальше »

Просмотров: 1114 | Добавил: KeisN13 | Дата: 14.11.2017 | Комментарии (0)

Запись вебинара "Методология проектирования Xilinx UltraFast"

   Компания КТЦ "Инлайн Груп" - Официальный дистрибьютор и Авторизованный тренинг-партнер Xilinx в России провела для Вас вебинар "Методология проектирования Xilinx UltraFast", который состоялся ранее 26 октября в 11:00 (Мск). 

   Просмотреть запись вебинара Вы может, пройдя по ссылке

   Методология проектирования Xilinx® UltraFast™ - это набор методических рекомендаций, предназначенных для упрощения процесса проектирования на современных программируемых логических интегральных схемах. Размер и сложность проектов требуют выполнения определённых шагов и задач для обеспечения успеха на каждом этапе проектирования. Следуя этим шагам и придерживаясь рекомендациям, вы сможете быстро и эффективно достичь желаемых результатов.

В этом онлайн-семинаре рассматриваются ключевые аспекты методологии проектирования Xilinx UltraFast

  • Планирование и создание проекта
  • Имплементация
  • Достижение требований по быстродействию
Просмотров: 340 | Добавил: KeisN13 | Дата: 08.11.2017 | Комментарии (0)

   

   Cocotb  это специализированный набор утилит построенный на принципах Co-simulation для выполнения верификации  RTL Verilog/VHDL проектов c использованием языка Python. Это программное обеспечение с открытым исходным кодом, доступным на Git-hub, в котором используются те же самые подходы к функциональной верификации, подобно библиотеке UVM, однако имплементированном на Python.

   В этом вебинаре будет представлена Cocotb, и рассказано, как Cocotb может обеспечить значительную экономию времени на разработку, содействовать повторному использованию кода и в конечном итоге сократить время выхода проекта на рынок и общую стоимость разработки

Узнать подробнее можно здесь и пройти регистрацию здесь

Просмотров: 250 | Добавил: KeisN13 | Дата: 07.11.2017 | Комментарии (0)

Зачем мы решили сделать ресурс?


По природе своей работы мне часто доводится общаться с инженерами-разработчиками на ПЛИС на RTL-уровне, с проектировщиками SoC, с ответственными за их аппаратные и программные части. И от многих зачастую звучат похожие вопросы: "Где про это написано, где почитать?" Разумеется, ответ "В документации!", отсылающий, зачастую, к сухим по стилю и весьма объёмным томам, не всегда удовлетворяет пытливый инженерский ум; к тому же, для многих чтение на английском форсированно истощает ограниченные инженерские силы. Потому в поисках статьи своей мечты (или, что обычно то же самое - ответа на вопрос, "Почему ничего не работает, и как сделать, чтоб заработало?", который обычно нужен был позавчера), они отправляются в набеги на форумы, блоги и небольшие частные сайты.
И, если по разработке программных частей материала не так мало - считая тут и "просто" программирование под ОС, обычно работающих на SoC (по специфике программирования именно для SoC - сведений как раз не так много), то с аппаратной частью ситуация куда печальнее. Конечно, есть некоторое количество форумов и блогов, занимающихся вопросами проектирования на FPGA, языками описания аппаратуры xHDL, SoC и подобными вещами. Но на практике оказывается, что значительная часть тем на форумах создана студентами, которым нужно срочно сдать очередной курсовой, или совсем уж начинающими разработчиками, повторяющими многократно отвеченные вопросы (а всякий из инженеров, про которых см. выше, был начинающим - хотя и не из всякого начинающего получился инженер). А сайты и блоги - делаются разработчиками "под настроение", содержат каждый по ч ... Читать дальше »

Просмотров: 392 | Добавил: KeisN13 | Дата: 17.04.2017 | Комментарии (0)

« 1 2