Главная » Архив материалов
Компания Intel (FPGA) выложила сегодня видео тренинг по теме достижения желаемых временных характеристик и анализу общих проблем и рекомендаций для их достижения - Timing Clouser
Несмотря на то, что речь идёт о работе в среде Quartus II, рекомендации, которые даются в тренинге являются общими, и будут полезны всем разработчикам на FPGA, как Intel, так и Xilinx и Lattice и пр.
Просмотров: 178 | Добавил: KeisN13 | Дата: 13.01.2019 | Комментарии (0)

Никогда не думал, что вычислительные ядра для нейронной сети могут "ужиться" в low power приложениях. Сегодня случайно наткнулся на сайте Lattice на их вариант фреймворка для имплементации сверточных нейронных сетей. В целом ничего нового, организация фреймворка схожа с организацией других производителей. Предлагаю Вам посмотреть видео или подробнее ознакомиться с их AI стеком здесь
Просмотров: 147 | Добавил: KeisN13 | Дата: 13.01.2019 | Комментарии (0)

 
Решил пройти "Курс для разработчиков на FPGA начального уровня" и столкнулся с очень неприятной проблемой.
После написания простого элемента MUX решил синтезировать его структуру - вызвал
Open Elaborated Design. Немного подумав, Vivado тихо упала без отображения каких-либо ошибок.
Решение проблемы было очень простое - Vivado плохо дружит с кириллицей. Поскольку имя пользователя компьютера Windows у меня было просто - "Александр", то замена имени компьютера на латиницу решила проблему.

Самый простой способ изменения имени пользователя Windows:
Жмем Win+R, в появившемся окне вводим netplwiz и жмем Enter. В новом окне кликаем на учетную запись и потом на кнопку "Свойства". Видим окно с тремя полями, первое - имя локального профиля, второе - имя пользователя и третье - описание. Вводим нужные данные и выбираем "ОК".


Ссылки:
https://forums.xilinx.com/t5....6
Просмотров: 189 | Добавил: laymob | Дата: 10.01.2019 | Комментарии (0)

Производитель FPGA и SoC Xilinx и крупнейший автомобильный поставщик, занимающийся также   технологиями активной и пассивной безопасности ZF Friedrichshafen AG (ZF) объявили  о новом стратегическом сотрудничестве, в рамках которого технологии Xilinx улучшат автомобильный блок управления ZF ProAI на базе искусственного интеллекта (ZI ProAI), обеспечивающий автоматизированное управление автомобилем.
Подробнее здесь
Просмотров: 146 | Добавил: KeisN13 | Дата: 09.01.2019 | Комментарии (0)


 
Компания Xilinx выложила в открытый доступ презентации с Xilinx Developer Forum 2018, который проходил в трех различных локациях:  Silicon Valley 2 октября, Beijing 16 октября, Frankfurt 10 декабря.  
Опубликованные материалы могут отличаться в зависимости от места проведения форума.

Ссылки на страницы мероприятия:
  1. Общая страница Xilinx Developer Forum 2018 
  2. XDF Silicon Valley.    Презентации Silicon Valley
  3. XDF Beijing.              Презентации XDF Beijing. 
  4. XDF Frankfurt.           Презентации XDF Frankfurt.  
Просмотров: 201 | Добавил: TestUser_0 | Дата: 09.01.2019 | Комментарии (0)

В проекте FPGA-systems.ru в категории Xilinx появился новый раздел Видеоуроки.

Сейчас мы приступили к записи серии видео, которые будут полезны начинающим, и не только, разработчикам на FPGA компании Xilinx.

 

Просмотров: 186 | Добавил: KeisN13 | Дата: 02.01.2019 | Комментарии (0)

Компания Xilinx анонсировала новый отладочный комплект VCU128 c кристаллом FPGA+HBM на борту. Ключевые особенности нового изделия 

  • 8GB of on-chip High Bandwidth Memory (HBM)
  • Multiple external memory interfaces (RLDRAM3, QDR-IV, DDR4)
  • Quad 32Gbps QSFP28 Interfaces
  • PCIe Gen3 x16 & Gen4 x8
  • VITA 57.4 FMC+ Interface
  • 10/100/1000 Mbps Ethernet

На плате установлен кристалл XCVU37P-L2FSVH2892EES9837 со следующими параметрами:

System Logic Cells (K) 2,852
HBM DRAM (GB) 8
DSP Slices 9,024
Block RAM + UltraRAM (Mb) 340.9
GTY 32.75 Gb/s Transceivers 96
HP I/0 624

 

В комплект поставки входят

... Читать дальше »

Просмотров: 227 | Добавил: KeisN13 | Дата: 25.12.2018 | Комментарии (0)

Вторым интересным анонсом на Xilinx Developer Forum стали платы с  названием Alveo - мощные ускорители, позволяющие значительно повысить производительность облачных серверов и локальных центров обработки данных.

 

 

Анонсировано было две платы серии Alveo: U200 и U250.

 


 
Код заказа: 
A-U200-P64G-PQ-G ------Пассивное охлаждение----- A-U250-P64G-PQ-G
A-U200-A64G-PQ-G -------Активное охлаждение------ A-U250-A64G-PQ-G

 

Каждая из двух плат будет выпускаться с либо с активным и либо пассивным типом охлаждения, при этом форм фактор несколько отличается, что видно из таблицы параметров, приведенных в ... Читать дальше »

Просмотров: 352 | Добавил: KeisN13 | Дата: 24.10.2018 | Комментарии (0)

Прошедший 2 октября Xilinx Developer Forum 2018 (XDF 2018)  был очень богатым на различного роды анонсы как кристаллов, так и плат и т.д.

Предлагаем Вам кратко ознакомиться с этими анонсами.

Versal – Кристаллы Xilinx следующего поколения

Наверное самым неожиданным и наиболее интригующим был анонс адаптивной платформы ускорения вычислений (ACAP), ранее известный под кодовым названием проект Everest. Теперь же стало ясным, что проект получил название Versal – 7нм поколение кристаллов, которое будет представлено несколькими подсемействами, имеющими определенное назначения для решения широкого круга задач.

Для Versal компания Xilinx выпустила сразу несколько документов с описанием назначения изделий, разбором структуры кристалла и некоторой информацие о новых типах вычислительных модулей, которые появились в Versal.

Документ WP505 Versal: The First Adaptive Compute Acceleration Platform (ACAP) даёт общее представление об областях применения кристаллов поколения Versal, приводит данные о производительности и получаемом выигрыше относительно CPU, GPU и кристаллов предыдущего (текущего) поколения для различных приложений.

DS950 Versal Architecture and Product Data Sheet: Overview предос ... Читать дальше »

Просмотров: 463 | Добавил: KeisN13 | Дата: 03.10.2018 | Комментарии (0)

Уважаемые коллеги!
Компания Avnet Silica, при поддержке КТЦ «Инлайн Груп» и Макро Групп, приглашает вас на практический курс, ориентированный на новых пользователей продукции Xilinx, а также тех, кто желает закрепить свои навыки в использовании системы на кристалле Zynq.

Семинар проводится в формате лекция – практическая лабораторная работа.

 

I. Программа семинара:

10.00 - 11.00 Введение в среду разработки SDSoC
11.00 - 12.00 Lab 1 Изучение предварительно собранной платформы в SDSoC
12.00 - 13.00 Lab 2 Создание аппаратной и программной части платформы
13.00 - 14.00 Обед
14.00 - 16.00 Lab 3 Создание DSA и запуск созданной платформы
16.00 - 18.00 Lab 4 Использование собранной в Lab 3 платформы для ускорения кода

II. На семинар желательно принести ноутбук с установленным ПО и лицензией на SDSoC, удовлетворяющий требованиям, описанным в файле SDSoC_2017_4_lab_0_v2.pdf, ... Читать дальше »

Просмотров: 599 | Добавил: KeisN13 | Дата: 21.05.2018 | Комментарии (0)

« 1 2 3 4 5 6 »