На портале EE Journal появилась очередная статья моего наиболее любимого автора - Кевина Морриса. На этот раз mr.Morris прошёлся по новому семейству ПЛИС от компании Lattice - семейству Certu
...
Читать дальше »
|
А Вы знали, что у компании Microchip есть FPGA и SoC? Если Вы следите за новостями из мира ПЛИС, то наверняка знали. Однако, Microchip как-то не очень часто проводит мероприятия, пускай даже и виртуальные, по направлению FPGA/SoC. И вот, 15 июля в 19:00 (МСК) состоится живой стрим на
...
Читать дальше »
|
На портале hackster.io появилось новое руководство от Адама Тейлора, в котором он описывает процесс конфигурирования и отладки софт-процессора ARM Co
...
Читать дальше »
|
Компания Xilinx совместно с Hackster.io приглашает к участию в конкурсе разработок. Участникам предлагается разработать решение по ускорению высокопроизводительных вычислений с использованием инструментов Vitis/Vitis AI. Участникам предлагается на выбор три направления: видеообработ
...
Читать дальше »
|
Стандарт языка VHDL-2008 существует примерно с 2009 года. Но не смотря на столь давний анонс, принятие стандарта ведущими компаниями из области FPGA/ASIC заняло существенное время и в настоящем мы имеем вполне широкую и полную поддержку синтеза и моделирования VHDL-2008. |
Фарш, который творится вокруг нейронных и сетей и их развертывания на ПЛИС ни как не утихает. Всё больше и больше мы видим статей, в которых "магия" целочисленных весов коэффициентов нейронной сети показывает выигрыш на FPGA по сравнению с остальными "альтернативными" варианта ... Читать дальше » |
Компания Xilinx анонсировала первую 16-нм ПЛИС Xilinx, которая объединяет приёмопередатчики 58G PAM4 с интегрированным блоком для PCIe® Gen4 ‒ Xilinx® Virtex® UltraScale+™ VU23P. Благодаря уникальному сочетанию ресурсов и вариантов корпуса размером всего 35 × 35 мм, ПЛИС V ... Читать дальше » Прикрепления: Картинка 1
|
|
Друзья всем привет. Возвращаемся к урокам по ПЛИС после долгого перерыва. Сегодня мы подготовили для вас небольшой курс, в котором мы использовали множество интересных подходо
...
Читать дальше »
|
На пятом, юбилейном, стриме по #FPGA мы займемся анализом #HLS проекта и выполним 6 шагов по его оптимизации. Нас ждет дискретное косинусное преобразование (DCT) и куча циклов for-loop, которые мы запилим на FPGA с помощью высокоуровнего синтеза C-to-RTL, оно же Vivado HLS.
Стрим ... Читать дальше » |
На волне наших стримов по тематике высокоуровнего синтеза, компания Mentor тоже решила не оставаться в стороне и проводит серию 3-х часовых вебинаров по HLS.
Вебинары ... Читать дальше » |