Долой RTL описание регистров! (перевод)

Распутываем виртуальные методы в SystemVerilog

Демистификация сбросов: синхронные, асинхронные и другие соображения по проектированию... Часть 1