FPGA-Systems - Сообщество FPGA разработчиков

Выберите категорию

Вебинар [96]

Вебинары по FPGA и языкам проектирования для ПЛИС

Заметка [40]

Небольшие заметки по использованию технологии FPGA/ПЛИС

Руководство [49]

Мероприятия [6]

Семинары, конференции, встречи

Анонсы [7]

Свежие новости и релизы из мира FPGA

Новинки [10]

Новые изделия на базе FPGA

Объявления

Случайные статьи

Что нового в мире FPGA?

Поделиться новостью

1 2 3 ... 47 48 »

Курсы по RISC-V от The Linux Foundation

Вышло два новых БЕСПЛАТНЫХ курса от RISC-V International && ... Читать дальше »

148

de10-nano, de10, xilinx vivado уроки, FPGA, de1, fpga tutorial, xilinx fpga, fpga programming, de10-lite board, verilog, xilinx ise уроки, de10 standard, ПЛИС, getting started with fpga programmi, Intel FPGA, Xilinx, de10-lite, altera fpga, intel

FPGA. Библия программиста Verilog

Видео о книге, о одном из двух самых популярных языков описания аппаратуры Verilog для FPGA (ПЛИС). Представляет собой полное и доступное описания языка, от простого к сложному с многочисленными примерами и эквивалентными схемами. В видеоролике рассказывается резюме и кратко содержание каждой главы.

208

adamteilor, Zynq, Xilinx

Что делать, когда Zynq не загружается

В блоге Адама Тейлора появилась новая заметка, в которой он рассматривает ситуации в которых Zynq по тем или иным причинам не загружается и дает несколько советов по выявлению неисправности. ... Читать дальше »

174

Профилирование примера выполнения нейросети из репозитория Vitis-AI на ZCU104

В состав Vitis-AI (#vitisai) входит программа для профилирования "vaitrace". В видео https://youtu.be/vGu4aaXh6KA показаны необходимые действия для запуска примера с профилированием. Используется Vitis 2020.2 и #ZCU104.

Быстрый старт с симулятором ПЛИС Riviera-PRO. Часть 1 - Ввод проекта и моделирование

В этот четверг, 25 февраля, в 17:00 Мск состоится вебинар для специалистов по проектированию кода для ПЛИС. ... Читать дальше »

187

машинное обучение, нейронные сети, Xilinx, ПЛИС, технического зрения, FPGA, vitis

Вебинар PLC2: Машинное зрение в реальном времени с низким потреблением и системы с искусственным интеллектом

FPGA - почему архитектура имеет значение?

Вы – инженер, занимающийся вопросами машинного зрения, или разработчик систем с искусственным интеллектом? Наверняка вы хотите знать, почему полезно использовать ПЛИС или СнК от Xilinx для решения ваших задач. ... Читать дальше »

195

VHDL, NR, VHDL synthesis, VHDL hardware, NR.electronics, VHDL tutorial

Вышел видео обзор: "Библия программиста VHDL"

Видео по библии программирования для программистов на VHDL. Рассматриваются самые необходимые книги для знакомства с основами VHDL, а также с моделированием и верификацией цифровых систем описываемых языком описания аппаратуры VHDL. ... Читать дальше »

257

1-10 11-20 21-30 ... 461-470 471-478

Последние статьи нашего сообщества

DFF-Привет

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

разработчик FPGA (МО, г.Фрязино)

АО ИТМиВТ Разработчик ПЛИС (Москва)

Отладочная плата Arty A7-35T

Продаются платы Nexys 3 Spartan-6

[Яндекс] Системный инженер в группу исследования и разработки серверных решений

Разработчик ПЛИС

Требуется разработчик РЭА

FPGA-разработчик. Полная занятость (Москва)

FPGA разработчик. Полная занятость (Москва)

Случайные статьи

FPGA начального уровня :: часть 2 :: PUF и структура проекта

Концепт проекта Pentagon

FPGA начального уровня :: Часть 3.3 :: Разработка PUF на HDL

ZYNQ HW: EBAZ4205: часть 2

Vivado: Picasso mode

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Vivado reprorts => report_clock_interaction

Минимизация булевых функций на многомерных кубиках

Minized: ZynqHW : 04 : Лекция №2

Проведение тестирования проекта с помощью VUnit

Статистика

Что нового в мире FPGA?

Последние статьи нашего сообщества

ZYNQ HW: EBAZ4205: часть 2

ZYNQ HW: EBAZ4205: Часть 1

UVM тест таблицы sin/cos

FPGA или микроконтроллер: что же выбрать?

Обзор научных работ, связанных с FPGA

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Сможет ли HLS код побить HDL по производительности?

Календарь актуальных событий и мероприятий

Вебинар (состоится 25-02-2021)

Быстрый старт с симулятором ПЛИС Riviera-PRO. Часть 1 - Ввод проекта и моделирование

Вебинар (состоится 24-02-2021)

Вебинар PLC2: Машинное зрение в реальном времени с низким потреблением и системы с искусственным интеллектом

Вебинар (состоится 17-02-2021)

Воркшоп Libero SoC Flash-FPGA

Вебинар (состоится )

Вебинар: все что нужно знать о массивах в SystemVerilog

Вебинар (состоится on-demand)

Три вебинара по Intel Agilex FPGA

Вебинар (состоится 03-02-2021)

Повышение производительности систем на базе FPGA за счёт оптимизации архитектуры памяти

Вебинар (состоится 29-01-2021)

Xilinx Versal ACAP - от ПЛИС к платформе

Мероприятия (состоится 20-01-2021)

Intel FPGA Technology Day EMEA

Мероприятия (состоится )

QuickSilicon зимний хакатон

Вебинар (состоится 14-01-2021)

Microchip PolarFire® SoC FPGA - часть 4