Выберите категорию
| Вебинар [126] Вебинары по FPGA и языкам проектирования для ПЛИС |
| Заметка [56] Небольшие заметки по использованию технологии FPGA/ПЛИС |
| Руководство [53] |
| Мероприятия [18] Семинары, конференции, встречи |
| Анонсы [14] Свежие новости и релизы из мира FPGA |
| Новинки [16] Новые изделия на базе FPGA |
Объявления
Ищу сотрудников
Инженер-разработчик на ПЛИС Москва\Удаленка\Гибрид, гибкий график full time
Подробнее
Случайные статьи
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS. Часть 1
ПодробнееСтатистика
Что нового в мире FPGA?
Новый релиз ALINT-PRO 2021.09, основные обновления
Вышел новый релиз ALINT-PRO, универсальной программы для глубокой проверки кода RTL на ошибки и контроля за стилем кодирования, в том числе по стандарту DO-254.
Основные обновления: ... Читать дальше »
48
Ubuntu + Xilinx = ?
Компания Canonical представила релиз дистрибутива Ubuntu 20.04 для СнК Zynq MPSoC от Xilinx. ... Читать дальше »
154
0
Nios® V
IntelFPGA объявили о новом поколении собственных soft-процессоров под названием Nios® V. Основанные на архитектуре RISC-V: RV32IA новые процессоры планируются трех видов: общего назначения, application-class и версия для Li ... Читать дальше »
137
0
Вебинар от ALDEC: Краевые случаи как источник ошибок при проектировании ПЛИС
Краевые случаи в циклах - это, возможно, наихудшая и наиболее частая причина трудно обнаруживаемых ошибок во многих проектах ПЛИС.
Чтобы объяснить это на простом примере - возьмем счетчик событий, где количество подсчитанных событий является критическим фактором, и вы считываете и обнуляете этот счетчик на регулярной основе. Типичный краевой случай - если вы считываете или обнуляете этот счетчик ровно в тот момент, когда приходит новое событие, которое надо посчитать. Тут возникает множество рисков и странного поведения счетчика. ... Читать дальше »
107
0
RAD для софт-процессоров и немного «сферических коней в вакууме»
Немного хулиганства в области софт-процессоров. Пока предварительные размышления и проба пера ... Читать дальше »
185
0
История FPGA с Kapil Shankar
OSFPGA представляет содержательную серию вебинаров "История ПЛИС", на которых будет рассмотрена и обсуждена эволюция технологий ПЛИС, компаний и рынков, а также то, как она информирует и открывает возможности для инноваций и бизнеса в развивающихся сегментах рынка.
... Читать дальше »
207
0
UVM для FPGA (часть 4): стандарт IEEE 1800.2 - изменения UVM
Докладчик: Srinivasan Venkataramanan, Entrepreneur and Head of VerifWorks
Четверг, 7 октября 2021
3:00 PM – 4:00 PM CEST (16:00 - 17:00 Мск)
Описание:
Начиная с первого релиза Accellera 1.0a, UVM эволюционировала в заметные версии UVM 1.1 и UVM 1.2. Как и многие другие популярные стандарты, возникло желание стандартизации UVM, что и произошло в IEEE в 2017 году. Что интересно, UVM - это первая из стандартизованных методологий верификации, и ее текущая версия - IEEE 1800.2-2020. ... Читать дальше »
143
0
0