

FPGA-SYSTEMS.RU

сообщество FPGA разработчиков



UVM тест таблицы \sin/\cos

Автор: Лотник В.Е.



Содержание

Содержание	1
Список условных обозначений, сокращений и терминов	2
1 Аннотация	3
2 Описание тестируемого компонента	4
3 Описание тестового окружения	6
3.1 Верхний уровень	6
3.2 Тест	7
3.3 Транзакции	9
3.4 Драйвер	11
3.5 Монитор	12
3.6 Scoreboard	13
3.7 Агент	15
3.8 Генератор транзакций	16
3.9 Итог	17
4 Послесловие	19



Список условных обозначений, сокращений и терминов

DUT – Design Under Test

HDL – Hardware Description Language

TLM – Transaction-Level Modeling

UVM – Universal Verification Methodology

VHDL – Very High Speed Integrated Circuit Hardware Description Language

1 Аннотация

В данном руководстве описывается пример построения тестового окружения с использованием UVM для проверки компонента, описанного при помощи HDL.

В качестве тестируемого компонента (DUT) используется таблица синуса/косинуса, описанная на языке VHDL.

Схема подключения тестируемого компонента к тестовому окружению показана на рисунке 1.1.




Рисунок 1.1 – Схема тестового окружения

В простейшем случае тестовое окружение содержит в себе:

- генератор входных воздействий для подачи сигнала на DUT;
- некий эталон, функциональность которого должен реализовывать DUT;
- блок сравнения результатов, полученных с эталона и с выхода DUT.

По результатам работы тестового окружения делается вывод о том, насколько тестируемый компонент соответствует эталонной модели.

2 Описание тестируемого компонента

Тестируемый компонент представляет собой табличную реализацию функций $\sin(x)$, $\cos(x)$ в целочисленной арифметике. Графики данных функций представлены на рисунке 2.1.




Рисунок 2.1 – Графики функций $\sin(x)$, $\cos(x)$

Интерфейс DUT представлен в таблице 2.1.

Таблица 2.1 – Порты DUT

Name	Dir	Type	Description
iCLK	in	std_logic	тактовый сигнал
iPHASE_V	in	std_logic	входная значимость
iPHASE	in	[12]unsigned	фаза
oSINCOS_V	out	std_logic	выходная значимость
oSIN	out	[16]signed	синус
oCOS	out	[16]signed	косинус

Вход фазы **iPHASE**, сопровождаемый значимостью **iPHASE_V**, представляет собой 12-битное беззнаковое число в диапазоне $[0 \dots 4095]$.

Выходы синуса **oSIN** и косинуса **oCOS** представляют собой 16-битные знаковые числа в диапазоне $[-32768 \dots 32767]$ и сопровождаются значимостью **oSINCOS_V**.

Временная диаграмма работы DUT представлена на рисунке 2.2.




Рисунок 2.2 – Временная диаграмма DUT

👉 Приведенная диаграмма не учитывает задержку между приемом и выдачей данных, а также особенности тактирования

Функциональная схема тестируемого компонента показана на рисунке 2.3.




Рисунок 2.3 – Функциональная схема DUT

Ядро компонента – память, в которой хранятся значения синуса/косинуса. Для заполнения памяти используется функция инициализации.

Помимо этого в компоненте используются триггеры для входных и выходных сигналов. Сигнал значимости транслируется со входа на выход с учетом используемых триггеров.

3 Описание тестового окружения

3.1 Верхний уровень

Верхним уровнем тестового окружения в данном примере является файл **tb_top.sv**. Создаем файл с таким названием и следующим содержанием:

```
1 // tb_top.sv
2 `timescale 100ps/100ps
3
4 module tb_top;
5     bit clk = 0; // simple clock
6     always #5 clk = ~clk; // 100 MHz
7 endmodule
```

Здесь нет ничего интересного, кроме объявленного тактового сигнала.

Сюда необходимо подключить тестируемый компонент, для этого создадим файл **sincos_if.sv**, в котором опишем следующий интерфейс:

```
1 // sincos_if.sv
2 interface sincos_if (input bit iclk);
3     bit iphase_v;
4     bit[11:0] iphase;
5     bit osincos_v;
6     bit[15:0] osin;
7     bit[15:0] ocos;
8 endinterface
```

Данный интерфейс схож с интерфейсом тестируемого компонента (см. 2). Дополним файл **tb_top.sv** кодом подключения DUT:

```
1     sincos_if sincos_if_h(clk); // connect iclk to clk
2
3     sin_cos_table #(
4     )
5     dut(
6         .iCLK (sincos_if_h.iclk)
7         , .iPHASE_V (sincos_if_h.iphase_v)
8         , .iPHASE (sincos_if_h.iphase)
9         , .oSINCOS_V (sincos_if_h.osincos_v)
10        , .oSIN (sincos_if_h.osin)
11        , .oCOS (sincos_if_h.ocos)
12    );
```

Особенности сопряжения интерфейсов при симуляции смешанных (VHDL/Verilog) исходников читайте в документации к используемому вами симулятору.

На текущем этапе наше тестовое окружение имеет вид, показанный на рисунке 3.1.




Рисунок 3.1 – Тестовое окружение

На одном клоке далеко не уедешь, поэтому самое время добавить немножко UVM.

3.2 Тест

Первое, что необходимо сделать для создания тестового окружения по UVM, это создать тест. Для этого используется класс `uvm_test`.

Создадим файл `sincos_test_default.svh` со следующим содержанием:

```

1 // sincos_test_default.svh
2 class sincos_test_default extends uvm_test;           // [UVM] class
3     `uvm_component_utils(sincos_test_default)        // [UVM] macro
4
5     extern function new(string name, uvm_component parent);
6 endclass
7
8 function sincos_test_default::new(string name, uvm_component parent);
9     super.new(name, parent);
10 endfunction

```

Здесь для нашего теста объявлен класс, наследующий класс `uvm_test`. Чтобы тест можно было запустить, в нем, как минимум, должен быть объявлен конструктор (функция `new()`).

☞ Поскольку это ООП, то во всех классах должна быть реализована функция-конструктор класса.

☞ Здесь и далее комментарии с метками `[UVM]` отмечают код, использующий ресурсы UVM библиотек. В данном руководстве я не буду объяснять, что этот код делает, его просто нужно вставлять. Для полного понимания смысла жизни RTFM по библиотекам UVM.

Для удобства подключения UVM компонентов, которые мы будем реализовывать, создадим пакет `sincos_package.sv` и добавим в него наш тест:

```

1 // sincos_package.sv
2 package sincos_package;
3     import uvm_pkg::*;                               // [UVM] package
4     `include "uvm_macros.svh"                       // [UVM] package
5
6     `include "sincos_test_default.svh"
7 endpackage

```


Теперь наш тест можно запустить из созданного ранее тестового окружения. Для этого дополним файл **tb_top.sv** следующим кодом:

```

1  import uvm_pkg::*; // [UVM] package
2  'include "uvm_macros.svh" // [UVM] macroses
3  import sincos_package::*; // connect our package
4
5  initial begin
6      run_test("sincos_test_default"); // [UVM] run test routine
7  end

```

На текущем этапе наше тестовое окружение имеет вид, показанный на рисунке 3.2.



Рисунок 3.2 – Тестовое окружение с пустым тестом

Здесь мы видим наш тестируемый компонент, подключенный через интерфейс; тактовый сигнал, поступающий на этот интерфейс и пустой тест, который никак не взаимодействует с DUT.

Чтобы связать тестируемый компонент с тестом, нужно передать в тест интерфейс, к которому подключен DUT. Для этого модернизируем файлы **tb_top.sv** и **sincos_test_default.svh**:

```

1  // tb_top.sv
2  initial begin
3      uvm_config_db #(virtual sincos_if)::set( // [UVM] pass interface
4          null, "*", "sincos_if_h", sincos_if_h); // to UVM database
5      run_test("sincos_test_default"); // [UVM] run test routine
6  end

```

```

1  // sincos_test_default.svh
2  class sincos_test_default extends uvm_test; // [UVM] class
3      'uvm_component_utils(sincos_test_default) // [UVM] macro
4
5      extern function new(string name, uvm_component parent);
6      extern function void build_phase(uvm_phase phase); // [UVM] build phase
7
8      virtual sincos_if sincos_if_h;
9  endclass
10
11 function void sincos_test_default::build_phase(uvm_phase phase);
12     // get bfm from database
13     if (!uvm_config_db #(virtual sincos_if)::get( // [UVM] try to get interface
14         this, "", "sincos_if_h", sincos_if_h) // from uvm database
15     ) 'uvm_fatal("BFM", "Failed to get bfm"); // otherwise throw error
16 endfunction

```

После этого тестовое окружение примет вид, показанный на рисунке 3.3.




Рисунок 3.3 – Тестовое окружение с пустым тестом и подключенным интерфейсом

Теперь мы можем запускать пустой UVM тест и у него есть связь с нашим тестируемым компонентом.

3.3 Транзакции

Для дальнейшего описания тестового окружения нам нужно определить в каком виде по нашему тесту будут передаваться данные, как из них будут формироваться входные воздействия на DUT, в каком виде будут считываться выходные сигналы, с чем будет работать эталонная модель и так далее.

Для упрощения этих задач в UVM существуют транзакции, для описания которых используется класс `uvm_sequence_item`.

Создадим файл `sincos_seqi.svh`, в котором опишем транзакцию для нашего примера:

```

1 // sincos_seqi.svh
2 class sincos_seqi extends uvm_sequence_item; // [UVM] class
3     'uvm_object_utils(sincos_seqi); // [UVM] macro
4
5     extern function new(string name = "sincos_seqi");
6
7     rand int phase_v[];
8     rand int phase;
9     int sin;
10    int cos;
11
12    constraint c_phase_v {
13        foreach(phase_v[i])
14            phase_v[i] inside {[0:1]};
15        phase_v.size inside {[5:5]};
16        phase_v.sum == 1;
17    }
18
19    constraint c_phase {
20        phase inside {[0:4095]};
21    }
22
23    extern function bit do_compare(uvm_object rhs, uvm_comparer comparer);
24    extern function string convert2string();
25 endclass

```

Здесь объявлен класс, наследующий класс `uvm_sequence_item`.

В транзакции используются следующие переменные:

- `phase_v` – массив, предназначенный для формирования сигнала значимости. Данная переменная объявлена как «rand» для возможности использования рандомизации при создании новых транзакций;
- `phase` – предназначена для передачи значений фазы. Также объявлена как «rand»;
- `sin` – предназначена для передачи значений синуса;
- `cos` – предназначена для передачи значений косинуса.

Чтобы ограничить значения, которые могут принимать переменные при рандомизации, используются ограничения `s_phase_v` (ограничивает размер массива и гарантирует, что только один из его элементов будет равен единице) и `s_phase` (ограничивает значения фаз).

Помимо этого в транзакции реализованы две функции: `do_compare()` и `convert2string()`.

Функция `do_compare()` имеет следующую реализацию:

```
1 function bit sincos_seqi::do_compare(uvm_object rhs, uvm_comparer comparer);
2     sincos_seqi RHS;
3     bit same;
4
5     same = super.do_compare(rhs, comparer);           // [UVM] call papa
6
7     $cast(RHS, rhs);
8     same = (phase == RHS.phase && sin == RHS.sin && cos == RHS.cos) && same;
9     return same;
10 endfunction
```

Функция предназначена для сравнения двух транзакций и возвращает 1, если они равны. В противном случае – 0.

Функция `convert2string()` имеет следующую реализацию:

```
1 function string sincos_seqi::convert2string();
2     string s;
3     s = $sprintf("phase = %6d; sin = %6d, cos = %6d", phase, sin, cos);
4     return s;
5 endfunction
```

Функция предназначена для представления транзакции в виде строки для дальнейшего использования, например, в выводе логов.

Теперь нужно добавить описанную транзакцию в пакет `sincos_package.sv`:

```
1     'include "sincos_seqi.svh"
2     typedef uvm_sequencer #(sincos_seqi) sincos_seqr;           // [UVM] sequencer
```

Здесь же добавляем `uvm_sequencer`, который будет работать с нашими транзакциями.

3.4 Драйвер

Теперь, когда у нас есть описание транзакций для нашего теста, можно рассмотреть компонент, который будет преобразовывать их в сигналы описанного ранее интерфейса. Для реализации такого компонента используется класс **uvm_driver** – драйвер.

Создадим файл **sincos_drvr.svh**, в котором опишем драйвер для нашего примера:

```
1 // sincos_drvr.svh
2 class sincos_drvr extends uvm_driver #(sincos_seqi); // [UVM] class
3     'uvm_component_utils(sincos_drvr) // [UVM] macro
4
5     extern function new(string name, uvm_component parent);
6     extern task run_phase(uvm_phase phase); // [UVM] run phase
7
8     virtual sincos_if sincos_if_h; // our interface
9     sincos_seqi sincos_seqi_h; // handler for transactions
10 endclass
11
12 task sincos_drvr::run_phase(uvm_phase phase);
13     forever begin
14         seq_item_port.get_next_item(sincos_seqi_h); // [UVM] request transaction
15
16         foreach(sincos_seqi_h.phase_v[i]) begin
17             @(posedge sincos_if_h.iclk)
18             sincos_if_h.iphase_v <= sincos_seqi_h.phase_v[i];
19             if (sincos_seqi_h.phase_v[i] == 1'b1)
20                 sincos_if_h.iphase <= sincos_seqi_h.phase[11:0];
21         end
22
23         seq_item_port.item_done(); // [UVM] finish transaction
24     end
25 endtask
```

Здесь объявлен класс, наследующий класс **uvm_driver**. Класс содержит интерфейс **sincos_if_h** и драйвер взаимодействует с ним в процессе выполнения **run_phase**.

Так же в **run_phase** реализуется механизм TLM: осуществляется запрос транзакции, ее обработка и завершение.

Получив очередную транзакцию, драйвер выполняет цикл для каждого бита из массива **phase_v**. Переключение элементов массива происходит по тактовому сигналу интерфейса **sincos_if_h**, при этом каждый бит выставляется на вход **iphase_v**. При обнаружении ненулевого бита, драйвер выставляет значение фазы **phase** транзакции на вход **iphase** интерфейса.

Добавляем драйвер в пакет **sincos_package.sv**:

```
1 'include "sincos_drvr.svh"
```

3.5 Монитор

Компонент монитор, по сути, выполняет функцию, противоположную драйверу: он анализирует сигналы интерфейса и на основе анализа формирует транзакции. Для реализации такого компонента используется класс **uvm_monitor**.

Создадим файл **sincos_mont.svh**, в котором опишем монитор для нашего примера:

```
1 // sincos_mont.svh
2 class sincos_mont extends uvm_monitor; // [UVM] class
3     'uvm_component_utils(sincos_mont); // [UVM] macro
4
5     extern function new(string name, uvm_component parent);
6     extern function void build_phase(uvm_phase phase); // [UVM] build phase
7     extern task run_phase(uvm_phase phase); // [UVM] run phase
8
9     virtual sincos_if          sincos_if_h; // our interface
10
11     sincos_aprt                sincos_aprt_i; // analysis port, input
12     sincos_seqi                sincos_seqi_i; // transaction, input
13     sincos_aprt                sincos_aprt_o; // analysis port, output
14     sincos_seqi                sincos_seqi_o; // transaction, output
15 endclass
16
17 function void sincos_mont::build_phase(uvm_phase phase);
18     // build analysis ports
19     sincos_aprt_i = new("sincos_aprt_i", this);
20     sincos_aprt_o = new("sincos_aprt_o", this);
21 endfunction
22
23 task sincos_mont::run_phase(uvm_phase phase);
24     forever @(posedge sincos_if_h.iclk) begin
25         if (sincos_if_h.iphase_v == 1) begin
26             sincos_seqi_i = sincos_seqi::type_id::create("sincos_seqi_i");
27             sincos_seqi_i.phase = sincos_if_h.iphase;
28             sincos_aprt_i.write(sincos_seqi_i); // [UVM] write to aprt
29         end
30
31         if (sincos_if_h.osincos_v == 1) begin
32             sincos_seqi_o = sincos_seqi::type_id::create("sincos_seqi_o");
33             sincos_seqi_o.sin = $signed(sincos_if_h.osin);
34             sincos_seqi_o.cos = $signed(sincos_if_h.ocos);
35             sincos_aprt_o.write(sincos_seqi_o); // [UVM] write to aprt
36         end
37     end
38 endtask
```

Здесь объявлен класс, наследующий класс **uvm_monitor**. Класс содержит интерфейс **sincos_if_h** и монитор взаимодействует с ним в процессе выполнения **run_phase**.

По тактовому сигналу монитор проверяет входную (**iphase_v**) значимость интерфейса **sincos_if_h**. Если она не равна нулю, то формируется новая входная транзакция (**sincos_seqi_i**), которая записывается в порт анализа (**sincos_aprt_i**).

Аналогично, по выходной значимости (`osincos_v`), формируется выходная транзакция (`sincos_seqi_o`), записываемая в (`sincos_aprt_o`).

Добавляем монитор в пакет `sincos_package.sv`:

```
1     typedef uvm_analysis_port #(sincos_seqi) sincos_aprt;
2     `include "sincos_mont.svh"
```

Здесь же добавляем `uvm_analysis_port`, который будет работать с нашими транзакциями.

3.6 Scoreboard

Поскольку прямой перевод слова «scoreboard» (табло) здесь не очень подходит, далее будет использоваться английское написание.

Данный компонент выполняет две функции:

- формирование эталонной транзакции на основе данных, полученных из анализа входных сигналов интерфейса `sincos_if_h`;
- сравнение эталонной транзакции с данными, полученными из анализа выходных сигналов интерфейса `sincos_if_h`.

Создадим файл `sincos_scrb.svh`, в котором опишем scoreboard для нашего примера:

```
1 // sincos_scrb.svh
2 `uvm_analysis_imp_decl(_i) // [UVM] macro
3 `uvm_analysis_imp_decl(_o) // [UVM] macro
4
5 class sincos_scrb extends uvm_scoreboard; // [UVM] class
6     `uvm_component_utils(sincos_scrb) // [UVM] macro
7
8     extern function new(string name, uvm_component parent);
9     extern function void build_phase(uvm_phase phase); // [UVM] build phase
10
11     uvm_analysis_imp_i #(sincos_seqi, sincos_scrb) sincos_aprt_i;
12     uvm_analysis_imp_o #(sincos_seqi, sincos_scrb) sincos_aprt_o;
13
14     sincos_seqi sincos_seqi_queue_i[$];
15     sincos_seqi sincos_seqi_queue_o[$];
16
17     extern virtual function void write_i(sincos_seqi sincos_seqi_h);
18     extern virtual function void write_o(sincos_seqi sincos_seqi_h);
19
20     extern function void processing();
21
22     extern virtual function int get_ideal_sin(int phase, int max = (2 ** 15 - 1));
23     extern virtual function int get_ideal_cos(int phase, int max = (2 ** 15 - 1));
24 endclass
```

Здесь объявлен класс, наследующий класс `uvm_scoreboard`. Класс содержит порты анализа для входных (`sincos_aprt_i`) и выходных (`sincos_aprt_o`) транзакций. При записи данных в эти порты вызываются функции `write_i()` и `write_o()` соответственно:

```
1 function void sincos_scrib::write_i(sincos_seqi sincos_seqi_h);
2     sincos_seqi_queue_i.push_back(sincos_seqi_h);
3 endfunction
4
5 function void sincos_scrib::write_o(sincos_seqi sincos_seqi_h);
6     sincos_seqi_queue_o.push_back(sincos_seqi_h);
7     processing();
8 endfunction
```

При вызове функции `write_i` входная транзакция записывается в очередь `sincos_seqi_queue_i`.

При вызове функции `write_o` выходная транзакция записывается в очередь `sincos_seqi_queue_o`, после чего вызывается функция `processing()`:

```
1 function void sincos_scrib::processing();
2     sincos_seqi sincos_seqi_i;
3     sincos_seqi sincos_seqi_o;
4     string data_str;
5
6     sincos_seqi_i = sincos_seqi_queue_i.pop_front();
7     sincos_seqi_i.sin = get_ideal_sin(sincos_seqi_i.phase);
8     sincos_seqi_i.cos = get_ideal_cos(sincos_seqi_i.phase);
9
10    sincos_seqi_o = sincos_seqi_queue_o.pop_front();
11    sincos_seqi_o.phase = sincos_seqi_i.phase;
12
13    data_str = {
14        "\n", "actual:   ", sincos_seqi_o.convert2string(),
15        "\n", "predicted: ", sincos_seqi_i.convert2string()
16    };
17
18    if (!sincos_seqi_i.compare(sincos_seqi_o)) begin
19        'uvm_error("FAIL", data_str)
20        fail_cnt++;
21    end else
22        'uvm_info("PASS", data_str, UVM_HIGH)
23 endfunction
```

Из очереди входных транзакций считывается `sincos_seqi_i` и для ее значения фазы `phase` рассчитываются эталонные значения `sin/cos` путем вызова функций `get_ideal_sin()/get_ideal_cos()`.

Из очереди выходных транзакций считывается `sincos_seqi_o` и ее значение фазы `phase` копируется из входной транзакции (для простоты сравнения).

После этого формируется строка для вывода значений двух транзакций, выполняется их сравнение и результат выводится в лог.

Таким образом, в простейшем случае, можно оценить результаты работы теста путем чтения лога.

Добавляем scoreboard в пакет `sincos_package.sv`:

```
1 'include "sincos_scoreboard.svh"
```

3.7 Агент

Компоненты класса **uvm_agent** используются для группировки других компонентов, работающих с одним интерфейсом. Для нашего примера мы сгруппируем написанные ранее драйвер, монитор и scoreboard.

Создадим файл **sincos_agnt.svh**:

```
1 // sincos_agnt.svh
2 class sincos_agnt extends uvm_agent; // [UVM] class
3     'uvm_component_utils(sincos_agnt) // [UVM] macro
4
5     extern function new(string name, uvm_component parent);
6     extern function void build_phase(uvm_phase phase); // [UVM] build phase
7     extern function void connect_phase(uvm_phase phase); // [UVM] connect phase
8
9     virtual sincos_if sincos_if_h; // our interface
10
11     sincos_seqr sincos_seqr_h;
12     sincos_drvr sincos_drvr_h;
13     sincos_mont sincos_mont_h;
14     sincos_scrb sincos_scrb_h;
15 endclass
16
17 function void sincos_agnt::build_phase(uvm_phase phase);
18     sincos_seqr_h = uvm_sequencer #(sincos_seqr)::type_id::create("sincos_seqr_h", this);
19     sincos_drvr_h = sincos_drvr::type_id::create("sincos_drvr_h", this);
20     sincos_mont_h = sincos_mont::type_id::create("sincos_mont_h", this);
21     sincos_scrb_h = sincos_scrb::type_id::create("sincos_scrb_h", this);
22
23     sincos_drvr_h.sincos_if_h = this.sincos_if_h;
24     sincos_mont_h.sincos_if_h = this.sincos_if_h;
25 endfunction
26
27 function void sincos_agnt::connect_phase(uvm_phase phase);
28     sincos_drvr_h.seq_item_port.connect(sincos_seqr_h.seq_item_export);
29     sincos_mont_h.sincos_aprt_i.connect(sincos_scrb_h.sincos_aprt_i);
30     sincos_mont_h.sincos_aprt_o.connect(sincos_scrb_h.sincos_aprt_o);
31 endfunction
```

Здесь объявлен класс, наследующий класс **uvm_agent**. Класс содержит интерфейс **sincos_if_h**, секвенсер, драйвер, монитор и scoreboard.

В функции **connect_phase** интерфейс передается в драйвер и монитор, драйвер подключается к секвенсеру, порты анализа монитора подключаются к соответствующим портам анализа scoreboard.

Полученный агент имеет структуру, представленную на рисунке 3.4.




Рисунок 3.4 – Структура класса-агента

Не забываем добавить агент в пакет **sincos_package.sv**:

```
1 'include "sincos_agnt.svh"
```

Осталось встроить полученный компонент в тест, который мы создали в 3.2 и добавить к нему генератор транзакций (sequence).

3.8 Генератор транзакций

Генератор транзакций предназначен для формирования, очереди транзакций по некоторому алгоритму. Для реализации такого компонента используется класс **uvm_sequence**.

Создадим файл **sincos_seqc_default.svh**, в котором опишем генератор для нашего теста **sincos_test_default**:

```
1 // sincos_seqc_default.svh
2 class sincos_seqc_default extends uvm_sequence #(sincos_seqi); // [UVM] class
3     'uvm_object_utils(sincos_seqc_default); // [UVM] macro
4
5     extern function new(string name = "sincos_seqc_default");
6     extern task body();
7
8     sincos_seqi sincos_seqi_h;
9 endclass
10
11 task sincos_seqc_default::body();
12     repeat(100) begin
13         sincos_seqi_h = sincos_seqi::type_id::create("sincos_seqi_h");
14         start_item(sincos_seqi_h); // [UVM] start transaction
15         assert(sincos_seqi_h.randomize());
16         finish_item(sincos_seqi_h); // [UVM] finish transaction
17     end
18 endtask
```

Здесь объявлен класс, наследующий класс **uvm_sequence**. Описанный генератор в цикле выполняет следующие действия:

- создает новую транзакцию;
- рандомизирует ее;
- заканчивает транзакцию.

3.9 Итог

Встраиваем описанные нами компоненты в тест, для этого возвращаемся к файлу `sincos_test_default.svh`:

```
1 // sincos_test_default.svh
2 class sincos_test_default extends uvm_test; // [UVM] class
3     'uvm_component_utils(sincos_test_default) // [UVM] macro
4
5     extern function new(string name, uvm_component parent);
6     extern function void build_phase(uvm_phase phase); // [UVM] build phase
7     extern task run_phase(uvm_phase phase); // [UVM] run phase
8
9     virtual sincos_if sincos_if_h; // virtual handler
10
11     sincos_agnt sincos_agnt_h;
12     sincos_seqc_default sincos_seqc_default_h;
13 endclass
14
15 function void sincos_test_default::build_phase(uvm_phase phase);
16     // get bfm from database
17     if (!uvm_config_db #(virtual sincos_if)::get( // [UVM] try get interface
18         this, "", "sincos_if_h", sincos_if_h) // from uvm database
19     ) 'uvm_fatal("BFM", "Failed to get bfm"); // otherwise throw error
20
21     sincos_agnt_h = sincos_agnt::type_id::create("sincos_agnt_h", this);
22     sincos_agnt_h.sincos_if_h = this.sincos_if_h;
23
24     sincos_seqc_default_h =
25         sincos_seqc_default::type_id::create("sincos_seqc_default_h", this);
26 endfunction
27
28 task sincos_test_default::run_phase(uvm_phase phase);
29     phase.raise_objection(this); // [UVM] start sequence
30     sincos_seqc_default_h.start(sincos_agnt_h.sincos_seqr_h);
31     phase.drop_objection(this); // [UVM] finish sequence
32 endtask
```

Здесь мы добавили агент и генератор транзакций. Интерфейс, полученный ранее из верхнего уровня, передается в агент, в результате чего все его компоненты, использующие этот интерфейс, оказываются подключенными к DUT.

Остается только запустить генератор, используя для него секвенсер, расположенный внутри агента.

В результате наше тестовое окружение имеет вид, показанный на рисунке 3.5.




Рисунок 3.5 – Итоговое тестовое окружение

Теперь после запуска теста генератор начнет выдавать транзакции, передавать их в агент, после чего они будут переданы драйверу (по запросу от него). Драйвер сформирует временную диаграмму на вход DUT. DUT выдаст сигналы на выход. Мониторы считывают вход и выход тестируемого компонента, сформируют транзакции и передадут их в scoreboard. Scoreboard, в свою очередь, определит, насколько работа DUT соответствует эталону.



4 Послесловие

Исходные коды для рассмотренного примера выложены в **репозиторий**.

Для дальнейшего изучения UVM и подходов к написанию крутых тестовых окружений рекомендую почитать следующие источники:

- Accellera UVM Class Reference Manual 1.2 – официальное описание библиотеки UVM
- Accellera UVM Users Guide 1.2 – обширное описание техник применения компонентов UVM
- Salemi R., The UVM Primer - An Introduction to the Universal Verification Methodology(2013)
Собственно, данный пример был создан на основе примеров из этой книги.
- Spear C., SystemVerilog for Verification A Guide to Learning the Testbench Language Features(2012)
- **Verification Academy** – сайт содержит больше количество информации по верификации, для полного доступа нужна регистрация на корпоративную почту
- **Гитхаб** – можно найти примеры

Если вы дочитали до этого момента, то респект.