Начните статью со страницы мотивации

Автор: mi200

Дата: 14.07.2021 18:52

Категория: Ищу сотрудников

258

0

Требуемый опыт работы: более 6 лет

Полная занятость, гибкий график

Обязанности

  • Участие в разработке SoC/ASIC/СБИС, проектирование цифровой топологии ИС от RTL до GDSII, от логического синтеза до sign-off

Требования:

  • опыт в разработке топологий ИС от 6 лет
  • Логический синтез: Рабочее знание программ синтеза (Synopsys Design Compiler или Cadence Genus), составление файлов временных ограничений SDC (включая multicycle, timing exceptions, CDC), скриптов автоматизации (TCL) и т.д. Знание синтезируемого подмножества языков HDL Verilog/SystemVerilog, достаточное для работы с разработчиками RTL
  • DFT: Scan insertion, ATPG, PMBIST
  • Low Power: UPF/CPF, ICG
  • Layout: уверенный пользователь современных EDA с отличным знанием маршрута проектирования: floorplanning, clock tree synthesis, power grid synthesis, Low Power PG, Flip-Chip, IR drop, 1+ GHz design
  • Verification and sign-off: STA (PrimeTime/Tempus), проверки DRC/LVS (Calibre/PVS), IR Drop, FEV (Formality /Conformal)
  • Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы

Условия:

  • Высокая оплата труда (по результатам собеседования);
  • Оформление по ТК РФ;
  • Интересная и перспективная работа, профессиональный рост;
  • Гибкий рабочий график, возможность работать из дома;
  • ДМС, оплачиваемый отпуск и больничный;
  • Возможность публикаций и поездок на конференции.

Контактная информация:

Всего комментариев : 0
avatar

Последние статьи нашего сообщества

Прочее

Быстрый старт: поднимаем PCIe (xdma)

Подробнее

Среды разработки

Применение System Generator для моделирования HDL-блоков на примере системы автоматической регулировки усиления

Подробнее

Верификация

UVM общие сведения и организация методологии

Подробнее

ЦОС

Реализация базовых компонентов ЦОС : Комплексный умножитель

Подробнее

Познавательное

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 5)

Подробнее

Общее

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 4)

Подробнее

Общее

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (разделы 1, 2, 3)

Подробнее

Познавательное

Что нового в VHDL 2019?

Подробнее

Познавательное

Введение в EDA Playground

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Расписание бесплатных тренингов по Intel FPGA на август'21

Подробнее

Вебинар (состоится )

Глубокое обучение и ПЛИС: Широкое обсуждение компромиссов в области проектирования, бенчмарков и САПР

Подробнее

Вебинар (состоится 27 июля 2021)

Проверка эквивалентности для FPGA

Подробнее

Вебинар (состоится 26 июля 2021)

Intel FPGA как периферийный расширитель (вебинар, часть 1)

Подробнее

Вебинар (состоится )

Лето, море, ПЛИС

Подробнее

Мероприятия (состоится )

Виртуальная конференция Mi-V

Подробнее

Вебинар (состоится 21 и 22 июля 2021)

Техника проектирования на ПЛИС

Подробнее

Вебинар (состоится 21 июля 2021)

Экскурсия по легендарной серии отладок Zed

Подробнее

Вебинар (состоится )

Вебинары по верификации от Trias Mikroelektronik

Подробнее

Мероприятия (состоится )

LPCV - Хакатон по компьютерному зрению

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку