Предыстория

Друзья и коллеги! К вам в руки попал новый, еще никем не опробованный продукт, который вот-вот покорит мир. Вы можете испытать его первыми и даже предложить свою идею, которая возможно будет реализована в продукте и увидит свет!

Delta Design Simtera — отечественная система автоматизированного проектирования, позволяющая вести HDL-проекты, а также их верифицировать и моделировать. Разработка является полностью собственной и ведется компанией Eremex уже на протяжении нескольких лет. На текущий момент в систему встраивается поддержка SystemVerilog, до этого в системе была реализована работа с проектами на VHDL (IEEE 1076-2008).

Мы будем рады получить от вас обратную связь по опыту использования Simtera, какой бы она ни была, главное, чтобы позиция была аргументирована. За ваши отзывы у нас приготовлены призы, чтобы «ломание системы» для вас было более приятным 😊.

Задачи хакатона

	Разрушение. Сломайте среду проектирования / разработки / верификации любым доступным способом: кривой код на VHDL/Verilog/SystemVerilog, нестандартные конструкции, нетривиальный подход к верификации FPGA проектов. Мы не ограничиваем вас в фантазии или в выборе исходников, они могут быть как новой разработкой, вашими наработками или чем-то готовым с любого open-source ресурса. Главное – сломать среду.
	Созидание. Используйте нестандартный подход к реализации проекта, выбирайте решения, не общепринятые для имплементации в ПЛИС. Реализуйте в FPGA то, что еще никто не делал. Мы ценим творческие и научные методы.
	Вдохновение. Предложите оригинальные идеи и функционал, который «ну просто позарез как нужен» в любой среде верификации FPGA проектов, но при этом отсутствует у известных производителей.

Требования к проектам

Сложность проекта для реализации должна составлять не более двух дней, при этом в проекте могут использоваться уже ранее реализованные разработчиком модули. Например: для хакатона разработчик Алексей выбрал проект реализации цифрового фильтра, при этом часть по работе с АЦП уже была разработана ранее, и Алексей ее просто импортировал и дописал в Simtera фильтр-дециматор. Возможно использование IPCore github/opencores, как части проекта	Проект не обязательно должен быть сложным — главное, чтобы использовались различные языковые конструкции Verilog/SystemVerilog, VHDL, нестандартные решения, которые могут «уронить» систему или добавить ей сложности с обработкой. Так что проект с миганием светодиодом тоже подойдет, если его написать нестандартно	Важно помнить! Так как альфа-версия не отличается стабильностью, то настоятельно рекомендуем при начале работы с системой включить видео-запись экрана, она потом потребуется для составления презентации.

С чего начать?

Скачайте и установите Delta Design Simtera. Видео по установке Архив с dll для замены (см видео по установке) Работа в Simtera

Отчет. Состав презентации

По завершению задач на хакатон участнику необходимо составить отчет в любом виде, где должны быть описаны основные пункты

	Описание проекта
	Исходный код проекта
	Найденные ошибки, баги, неточности в выполнении работы системы. Здесь обязательно необходимо указать последовательность действий как вы нашли ошибку, желательно с видео
	Результаты работы (если не получилось все спроектировать в системе Delta Design Simtera, то приложить результаты работы в среде конкурентов. Это могут быть осциллограммы, сообщения в консоли и прочие критерии правильно работающего проекта)
	Ваша работа получит преимущество при оценке, если вы предложите новый функционал, нереализованный в системе и обосновать его необходимость
	Отчеты следует отправлять на электронную почту до 21 апреля (до 23:59). В поле получатели укажите три почтовых адреса - malyshev.n@eremex.ru; rybkin@eremex.ru; admin@fpga-systems.ru; В теме письма указать "FPGA хакатон 2021.1" Можно прислать ссылку на скачивание ваших материалов: исходных кодов, видео, презентаций и тд.

Номинации и критерии выбора победителей

В хакатоне предусмотрены три номинации:

	Самое большое количество выявленных ошибок Вам удалось сломать систему? Отлично! Больше ошибок, выше шансы на победу в номинации "Разрушитель"
	Оригинальный проект Нестандартный подход к реализации проекта, выбор решений, не общепринятых для имплементации в ПЛИС. Оценим творческие и научные методы. Например, исследование возможности повышения эффективности вычислительного конвейера (научный) или добавление нового функционала в существующий блок с его обоснованием (творческий/научный подход)
	Лучшее предложение нового функционала системы Помогите Simtera стать уникальной. Неповторимость и юзабилити предложенные вами станут частью истории

 

Еще не поздно стать участником конференции Следи за новостями на нашем сайте и присоединяйся к обсуждению в телеграм-канале!

Условия проведения

1. Сроки проведения хакатона – с 16 апреля 2021 года по 23:59 21 апреля 2021 года (GMT+3)

2. Хакатон проводится в заочном формате на личном оборудовании участников

3. Подведение итогов и награждение победителей состоится 24 апреля 2021 при проведении конференции по адресу Москва, территория инновационного центра «Сколково», ул. Нобеля, д. 5.

4. Призы победителям будут высланы после проведения конференции. Победители не обязаны присутствовать в зале.

Контакты

Если у вас остались вопросы по проведению и участию в хакатоне, напишите письмо на почту администрации конференции, и мы постараемся оперативно вам ответить!

admin@fpga-systems.ru