Иноформационно-образовательный портал для FPGA разработчиков
Главное меню
  • Страница 1 из 1
  • 1
Модератор форума: KeisN13  
Форум FPGA комьюнити » Собеседования » Вопросы » Сериалайзеры и десериалайзеры
Сериалайзеры и десериалайзеры
KeisN13
Рядовой
Группа: Администраторы
Сообщений: 11
Репутация: 0
Статус: Offline
 
При выдаче или приёме высокоскоростных сигналов на ПЛИС используются спец ресурсы - сериалайзеры и десериалайзеры.

1. Объясните принцип их работы
2. Как эти блоки называются у разных производителей ПЛИС ?
3. Какие особенности их работы вы знаете?
4. Назовите их области применения
*5. Опишите на VHDL или Verilog отдельно модули сериализации и десериализации (7:1 и 1:7 соответственно). При описании использовать аппаратные примитивы ПЛИС. Проверить работу написанных модулей в тестбенч, в котором выход сериалайзера подключен ко входу десериалайзера.
punzik
Рядовой
Группа: Проверенные
Сообщений: 4
Репутация: 1
Статус: Offline
 
1. В общем случае на входе медленные параллельные данные, на выходе быстрые последовательные. И наоборот. Могут быть дополнительные функции, типа скремблирования, канального кодирования (8b10b и подобного) и пр. Последовательный интерфейс может быть на базе шин AXI-Stream, Avalon-ST, или на чём-то подобном. Обычно имеет ещё memory mapped шину для доступа к внутренним регистрам управления.
2. Общее название SERDES (Serializer/Deserializer), на плисах обычно они называются трансиверами. В зависимости от функций и скорости могут быть разные фирменные названия, например у Xilinx это GTХ, GTR, GTH и пр.
3. Знаю только особенности во физике. Трансиверы обычно работают на выделенных пинах, которые нельзя поменять. Практически все трансиверы имеют дифференциальные выходы. Обычно можно менять полярность дифпары, но менять пары местами можно не всегда.
4. Шины с последовательным интерфейсом (PCIe, SRIO), сетевые интерфейсы (SGMII, XAUI), подключение быстрых АЦП/ЦАП с последовательным интерфейсом, типа JESD204, интерконнект между плисами.
5. Задачу со звездочкой без доков не решу.
vldshevtsev
Рядовой
Группа: Проверенные
Сообщений: 3
Репутация: 1
Статус: Offline
 
Дополнительно, наверное, стоит упомянуть, что, например, у Xilinx есть IO ресурсы, которые называются ISERDES и OSERDES и выполняют преобразование данных из последовательного представления в параллельное и обратно.
Они могут настраиваться как SDR или DDR, иметь ширину параллельной шины от 2 до 8, поддерживают bitslip и могут соединяться каскадно.
punzik
Рядовой
Группа: Проверенные
Сообщений: 4
Репутация: 1
Статус: Offline
 
Цитата vldshevtsev ()
Xilinx есть IO ресурсы, которые называются ISERDES и OSERDES

up
Форум FPGA комьюнити » Собеседования » Вопросы » Сериалайзеры и десериалайзеры
  • Страница 1 из 1
  • 1
Поиск:
ePN