FPGA-Systems Magazine :: FSM

• СОДЕРЖАНИЕ
  • Обзор
    • Попов М. А., Романов А. Ю. Versal... Как много в этом слове!
    • Малышев Никита. Развитие отечественных САПР проектирования микроэлектроники на платформе Delta Design
    • Гнитеев Николай. Интерактивный HDL
    • Заостровных Андрей. Обзор отладочной платы ALINX AXU15EGB
    • Графов М.В. Отладочная плата ПИР СЦХ-254 «Карно»
  • Начинающим
    • Романова И.И., Зунин В.В., Маршутина Е.Н., Американов А.А., Романов А.Ю. DESim: как изучать проектирование на ПЛИС без отладочной платы 
    • Хлуденьков А. Н. Давайте создадим процессор! Step by Step.
    • Аверченко А. П. Шинная организация сигналов в DEEDS
    • Харабадзе Д.Э. “Бегущие огни” на ATF22V10
    • Коробков Михаил. Сдвиговый регистр или то, о чем не расскажут в статьях для начинающих :: атрибуты синтеза
  • Реализация
    • Сонин А.П., Хромцев А.В., Свирин Д.М. DRFM на основе ПЛИС Virtex-7 для тестирования радиолокаторов с синтезированной апертурой антенны
    • Кузнецов Данила. Реализация IQ-модулятора для ПЛИС
    • Погодаев А.А. Абрамов А.Е. Загрузка драйвера UEFI, с помощью ПЛИС
    • Кудинов Максим. Игра в Pong на SystemVerilog
  • Исследования
    • Мальчуков А.Н. if if’у рознь. QUARTUS vs VIVADO. SystemVerilog vs
      VHDL
    • Пузанов Николай. Быстрое вычисление медианы в целых числах
  • Туториал
    • Сергей Б. Испытательный стенд с использованием YosysHQ MCY
    • Гуров В.В. Опенсорс для ПЛИС... и наоборот
    • Белоусов Олег. Buildroot это просто
    • Мангушев Александр Вячеславович. Подключение физического устройства, размещенного на ПЛИС в симулятор QEMU при помощи Ethernet
    • Балакший Сергей. Шаблон проекта испытательного стенда с использованием Yosys, Verilator, Icarus Verilog
  • Tips & tricks
    • Кудинов Максим. Verilator как linter в Neovim
    • Туровский Дмитрий Николаевич. Заметки ПЛИСовода

Приобрести печатную версию 

Release date: 25 May 2024

Material Submission: up to 23 May 2024

Formatting Rules: available here

Send to: Telegram @KeisN13 e-mail admin@fpga-systems.ru

Submitted articles:

• List in progress

Дата выхода: 30 декабря 2024

Приём материалов: до 25 December 2024

Правила оформления: доступны по ссылке

Направляйте материалы: Telegram @KeisN13 e-mail admin@fpga-systems.ru

Уже в номере

• Куклов Евгений, Балакший Сергей. Исследование возможностей чипа AG32
• Аверченко А.П. Блочно схемные элементы в DEEDS
• Туровский Дмитрий. Заметки ПЛИСовода, часть вторая
• Лотник Виталий. Особенности разработки аппаратного LDPC кодера
• Гуров Валерий. Процессор для Tang Nano 9K
• Фролова Светлана. Этап прототипирования в маршруте разработки СнК. Цель этапа, составные части этапа и их реализация.
• Свинцов А.А. Исследование эффективности верификации с использованием PyUVM и SystemVerilog-UVM.
• Харабадзе Д.Э. Реверсивный счётчик с семисегментным индикатором на ATF22V10
• БИХ-фильтра: основные понятия, формы и расчет
• Кудинов Максим. БИХ-фильтра: основные понятия, формы и расчет
• Шанаева М., Попов М. Коты приходят в Versal
• Удаленное программирование ПЛИС, с использованием программного пакета Xilinx ISE 14.7

Release date: 30  December 2024

Material Submission: up to 25 December 2024

Formatting Rules: available here

Send to: Telegram @KeisN13 e-mail admin@fpga-systems.ru

Submitted articles:

• Ajeetha Kumari Venkatesan, Deepa Palaniappan, Hemamalini Sundaram, V P Sampath. FPGA Design and Verification using opensource Workflows 

СОДЕРЖАНИЕ:

• Аналитика
  • Панчул Юрий. Что умеют и не умеют писать на SystemVerilog для ASIC и FPGA американские студенты?
  • Хлуденьков Александр. Реализация нейронных сетей на FPGA
• Начинающим
  • Солодовников А.П. FPGA 101
  • Балакший Сергей.  Зажигаем светодиод процессором j1
• Туториал
  • Куренков Константин. Работа с DPI.
  • Аверченко А.П. Простое вхождение в цифровую схемотехнику с DEEDS
• Исследования
  • Бибило П.Н. Минимизация алгебраических представлений систем булевых функций при синтезе схем модулярных сумматоров и умножителей
  • Соловьев В.В. Стили и способы описания конечных автоматов на языках Verilog и SystemVerilog
  • Мальчуков А.Н. Разница восприятия САПР QUARTUS языков SystemVerilog и VHDL и разница между VIVADO
  • Алексеев К.Н., Сорокин Д.А. Оптимизация вычислительных структур под архитектуру ПЛИС XILINX
• Реализация
  • Попов М.А., Романов А.Ю.Реализация видеовывода сверхвысокой четкости на микросхемах семейства Zynq-7000
  • Афанасьев Никита. Реализация интерполятора на платформе SDR Pluto+
  • Гуров В.В. PYNQ для систем-на-кристалле на примере реализации множества Мандельброта
  • Коробков М.А. Умножай эффективно. Алгоритм Карацубы. Прямая реализация.
  • Борисенко Н.В. Мост сопряжения внутрикристального системного интерфейса AMBA APB4 с интерфейсом стыка простого исполнителя STI 1.0
  • Сухачев К.И. Многоканальное устройство записи (МУЗА_4К10М1)
  • Минаев Александр. Реализация передатчика MIPI CSI-2 на GOWIN GW2A с подключением к Raspberry PI
  • Бортников А.Ю.Реализация Avalon-MM Master в виде конечного автомата на VHDL
  • Кашпурович В.В. Интеграция гигабитного последовательного интерфейса на основе стандарта JESD204B: расширение горизонтов передачи данных в ПЛИС
  • Мыцко Е.А.  Аппаратная реализация на ПЛИС свёрточных нейронных сетей для семантической сегментации снимков леса
• Tips & Tricks
  • Пузанов Николай. Об использовании фильтров в GTKWave
  • Коробков Михаил. set set set; #это не только легально, но и полезно
  • Кашканов Артём. Verilator – многофункциональный инструмент эмуляции и тестирования Verilog-кода.

Скачать FSM :: № ALFA

TABLE of CONTENTS

• Tutorial
  • Théophile Loubière. Simple VGA tutorial with Chisel

You are needed by us. Please send your materials: Telegram @KeisN13 e-mail admin@fpga-systems.ru up to 15 of November 2023

Download FSM :: № ALFA