Архив новостей из мира FPGA

1 2 3 4 5 »

Освоение DPC++ для программирования гетерогенных систем с использованием C++ и SYCL

Эта бесплатная книга с позволит Вам  продвинуть вычисления на новый уровень, используя язык C++ для проектирования на FPGA. Она полна множеством практических советов, подробных объяснений и примеров кода, иллюстрирующих ключевые темы. ... Читать дальше »

201

0

Делаем UART на HLS

Мы привыкли к тому, что  HLS (High Level Synthesis - Высокоуровневый синтез) часто упоминается в контексте высокопроизводительных решений. Автор вот этого руководства пошел от обратного, он использовал HLS по его прямому назначению ... Читать дальше »

178

0

Туториал: Демонстрация и моделирование RoE

В блоге компании Xilinx  появилось новое руководство по моделированию радио-через-ethernet - Roe

Enhanced CPRI (eCPRI) становится важной технологией для создания беспроводных приложений следующего поколения 5G. IP ядро Xilinx Radio over Ethernet Framer (RoE Framer) является частью полного системного р ... Читать дальше »

184

0

Руководство: Делаем алгоритм шифрования AES на Verilog

Интересное руководство попалось на портале medium.com

Читателю предлагается пошаговое руководство реализации алгоритма AES - 128 для FPGA/ASIC с использованием языка Verilog.

... Читать дальше »

400

0

Туториал: Генерация синусоиды на C и Xilinx Zynq

На портале hackster.io появилась новая статья/гайд по использованию созданию генератора синусоиды с использованием Xilinx DDS Compiler + C+ baremetal + Zynq. Это полноценное руководство с боль ... Читать дальше »

328

0

Туториал: Особенности имплементации подсистемы видеообработки на Pynq

Компания Logitronix подготовила руководство, в котором рассмотрена  реализация подсистемы обработки видео на плате Digilent PYNQ-Z1 в Vitis/Vivado  2020.1. Этот проект использует Xilinx Video Test Pattern Generator IP в качестве источника видео AXI4 для подсистемы обработки видео. Видеопоток проходит чер ... Читать дальше »

226

1

Руководство: Начало работы с компьютерным зрением в VITIS 2020.1 на ZYNQ: Часть 1

На портале Beetlebox.org появилось новое руководство по быстрому старту с Vitis и Zynq для задач машинного зрения. 

 
В релизе Vitis 2020.1 произошли значительные изменения по сравнению со старой версией 2019.2, и мы подумали, что было бы полезно обновить наши предыдущие туториалы, чтобы отразить п ... Читать дальше »

224

0

Руководство: Привет ZMOD для Eclypse Z7

Вероятно Вы знаете, что компания Digilent не так давно перешла на новый тип разъемов SYZYGY в своих отладочных платах (раньше был в основном PMOD). На портале hackste ... Читать дальше »

128

0

Руководство: Устанавливаем связь между двумя FPGA через ИК

Adam Taylor опубликовал очередное руководство на портале hackster.io В этот раз он покажет нам как мы можем установить беспроводную связь и передачу данных между двумя FPGA с помощью инфрокрасных приё ... Читать дальше »

189

0

Руководство: Разработка многозадачного приложения под FreeRTOS на ZynqUS+

На портале hackster.io появилось новое руководство по развертыванию многозадачного приложения  для FreeRTOS в Vivado/Vitis для устройств на базе Xilinx Zynq UltraScale+ ... Читать дальше »

196

0

Последние статьи нашего сообщества

Познавательное

Обзор научных работ, связанных с FPGA

Подробнее

Аналитика и обзоры

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Подробнее

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Подробнее

Vunit

Проведение тестирования проекта с помощью VUnit

Подробнее

Познавательное

Разработка на FPGA – Хорошая, плохая и отторгающая

Подробнее

Microblaze

Создание многопроцессорной системы в Vitis: Zynq + MicroBlaze

Подробнее

Обзор

Китай, GOWIN, АО "Восток", ПЛИС - лучше меньше, да лучше!

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 27.11.20)

Новые возможности VHDL2019

Подробнее

Мероприятия (состоится 20.11.20)

FPGA конференция и хакатон от Intel и Nokia

Подробнее

Мероприятия (состоится 12-13.11.2020)

Саммит разработчиков oneAPI 2020

Подробнее

Вебинар (состоится 01.12.20)

Вебинар: Accelerating Data Channels to 112 Gbps PAM4: A Case Study in Real-World FPGA Implementation

Подробнее

Вебинар (состоится 10.11.2020)

Реализация глубоких нейронных сетей на ПЛИС

Подробнее

Вебинар (состоится 16.11.2020)

Преодоление энергетических, габаритных и других конструктивных ограничений с помощью возможностей Плис

Подробнее

Вебинар (состоится 28.10.2020)

Написание структурированных тестбенчей на VHDL

Подробнее

Вебинар (состоится 17-19.11.2020)

Виртуальная конференция 'Функциональная безопасность'

Подробнее

Вебинар (состоится )

Вебинар: презентация HLS решений для ASIC/FPGA от компании Silexica

Подробнее

Вебинар (состоится 20.10.2020)

Вебинар: продукция компании GoWin

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку