Архив новостей из мира FPGA
![]() Профилирование примера выполнения нейросети из репозитория Vitis-AI на ZCU104
В состав Vitis-AI (#vitisai) входит программа для профилирования "vaitrace". В видео https://youtu.be/vGu4aaXh6KA показаны необходимые действия для запуска примера с профилированием. Используется Vitis 2020.2 и #ZCU104. ... Читать дальше » ![]() 84 ![]() Руководство по преобразованию кернела HLS 300 MHz на RTL 500 MHz для Vivado 2020.2
На конференции FPGA-Systems 2020 был представлен доклад "Особенности реализации RTL и Vivado HLS kernel для ускорителей ALVEO" в котором был представлен учебный пример собранный с использованием Vitis 2 ... Читать дальше » ![]() 157 ![]() 0 ![]() UVM тест таблицы sin/cos
Статья от участников нашего сообщества. В данном руководстве описывается пример построения тестового окружения с использованием UVM для проверки компонента, описанного при помощи HDL. ... Читать дальше » ![]() 1236 ![]() 0 ![]() Компьютерное зрение на платфомре ZYNQ
Brian ChengHe Wu предоставил исходный код и видео-инструкцию к своему проекту по работе с Компьютерным Зрением на платформе ZYNQ. По завершению курса вы сможете разработать устройство похожее на Kinect от Microsoft или Intel RealSense. ... Читать дальше » ![]() 303 ![]() 0 ![]() Установка и работа с GHDL для верификации
В блоге Адама тейлора появилось небольшое руководство по началу работы с симулятором с открытым исходным кодом GHDL. Этот симулятор предназначен для верификации проектов, написанных на VHDL. ... Читать дальше » ![]() 240 ![]() 0 ![]() Установка Cocotb на Windows 10 для повышения производительности проверки проектов ПЛИС
На сайте компании DornerWorks появилось руководство по установке и настройке тестового окружения Cocotb. Cocotb (Coroutine Cosimulation Testbench) представляет собой среду/испытательный стенд для проверки RTL кода, используя Python. Она обеспечивает ряд других преимуществ по сравнению с текущими, бол ... Читать дальше » ![]() 286 ![]() 0 ![]() Освоение DPC++ для программирования гетерогенных систем с использованием C++ и SYCL
Эта бесплатная книга с позволит Вам продвинуть вычисления на новый уровень, используя язык C++ для проектирования на FPGA. Она полна множеством практических советов, подробных объяснений и примеров кода, иллюстрирующих ключевые темы. ... Читать дальше » ![]() 380 ![]() 0 ![]() Делаем UART на HLS
Мы привыкли к тому, что HLS (High Level Synthesis - Высокоуровневый синтез) часто упоминается в контексте высокопроизводительных решений. Автор вот этого руководства пошел от обратного, он использовал HLS по его прямому назначению ... Читать дальше » ![]() 439 ![]() 1 ![]() Туториал: Демонстрация и моделирование RoE В блоге компании Xilinx появилось новое руководство по моделированию радио-через-ethernet - Roe ![]() 271 ![]() 0 ![]() Руководство: Делаем алгоритм шифрования AES на Verilog Интересное руководство попалось на портале medium.com ![]() 566 ![]() 0 |
0