fpga-systems-magazine

Архив новостей из мира FPGA

1 2 3 4 5 6 »

Вышел новый набор статей по работе c Zynq для самых маленьких

Статьи адресованы тем, кто не имеет опыта работы с Xilinx Zynq но хотел бы с чего-то начать. В этом цикле статей последовательно и подробно изложены ответы на вопросы:
- С чего начать при работе с Zynq?
- Как запустить свой первый проект и как помигать светодиодом?
- Как задействовать в работе PS и ... Читать дальше »

3708

0

Тренинг по Chisel

Вы когда-нибудь слышали про chisel? Если вы читаете наш телеграм чат - то наверное да. А вот планировали ли вы развиваться в этом направлении и пытаться его изучать? ... Читать дальше »

2774

0

Реализация тройного модульного резервирования (TMR) на MicroBlaze

Небольшое руководство о том, как разместить 3 софт-процессора MicroBlaze на отладочной плате Nexys 4 DDR FPGA (Xilinx Artix 7 FPGA) и затем реализовать тройное модульное резервирование для управления GPIO, используя IP-блок Triple Modular Redundancy (TMR) ... Читать дальше »

2923

0

Использование интегрированного логического анализатора (ila) и виртуального ввода-вывода (vio)

На портале vhdlwhiz.com появилось новое большое руководство по работе с инструментами отладки Vivado: интегрированными логическими анализаторами (ILA) и блоком виртуальных портов ввода/вывода (VIO). ... Читать дальше »

3376

0

Профилирование примера выполнения нейросети из репозитория Vitis-AI на ZCU104

В состав Vitis-AI (#vitisai) входит программа для профилирования "vaitrace". В видео https://youtu.be/vGu4aaXh6KA показаны необходимые действия для запуска примера с профилированием. Используется Vitis 2020.2 и #ZCU104.

... Читать дальше »

2768

0

Руководство по преобразованию кернела HLS 300 MHz на RTL 500 MHz для Vivado 2020.2

На конференции FPGA-Systems 2020 был представлен доклад "Особенности реализации RTL и Vivado HLS kernel для ускорителей ALVEO"  в котором был представлен учебный пример собранный с использованием Vitis 2 ... Читать дальше »

2950

0

UVM тест таблицы sin/cos

Статья от участников нашего сообщества. В данном руководстве описывается пример построения тестового окружения с использованием UVM для проверки компонента, описанного при помощи HDL. ... Читать дальше »

3865

0

CV, Git, Zynq

Компьютерное зрение на платфомре ZYNQ

Brian ChengHe Wu предоставил исходный код и видео-инструкцию к своему проекту по работе с Компьютерным Зрением на платформе ZYNQ. По завершению курса вы сможете разработать устройство похожее на Kinect от Microsoft или Intel RealSense. ... Читать дальше »

3034

0

Установка и работа с GHDL для верификации

В блоге Адама тейлора появилось небольшое руководство по началу работы с симулятором с открытым исходным кодом GHDL. Этот симулятор предназначен для верификации проектов, написанных на VHDL. ... Читать дальше »

2809

0

Установка Cocotb на Windows 10 для повышения производительности проверки проектов ПЛИС

На сайте компании DornerWorks появилось руководство по установке и настройке тестового окружения Cocotb. Cocotb (Coroutine Cosimulation Testbench)  представляет собой среду/испытательный стенд для проверки RTL кода, используя Python. Она обеспечивает ряд других преимуществ по сравнению с текущими, бол ... Читать дальше »

3273

0

Чуть больше преимуществ для наших патронов на boosty

Последние статьи нашего сообщества

IP cores

Xilinx AXI Stream DMA

Подробнее

Познавательное

К формальной проверке

Подробнее

Xilinx FPGA

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Подробнее

Познавательное

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Подробнее

Верификация

Формальная верификация с SymbiYosys

Подробнее

Прочее

Сага о светодиодах. Часть 4.

Подробнее

Обзор

Запуск симуляции IP-ядер фирмы GoWiN

Подробнее

Познавательное

QuickSilicon: платформа с задачами на разработку RTL

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Мероприятия (состоится )

Юбилейный Российский форум «Микроэлектроника 2024»: 10 лет развития и успеха!

Подробнее

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Подробнее

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Подробнее

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Подробнее

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Подробнее

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 2)

Подробнее

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 1)

Подробнее

Вебинар (состоится )

Начало работы с UVM

Подробнее

Вебинар (состоится )

Высокоуровневый синтез для исследования архитектуры аппаратного/программного обеспечения для инференса

Подробнее

Вебинар (состоится )

Путь в opensorce инструменты для FPGA

Подробнее
Все предстоящие события

Объявления

Ищу сотрудников

Ведущий инженер-конструктор печатных плат

Подробнее

Ищу сотрудников

Инженер по верификации

Подробнее

Ищу сотрудников

Вакансия разработчик FPGA

Подробнее

Ищу сотрудников

Разработчик FPGA (ПЛИС) Senior

Подробнее

Фриланс

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Подробнее

Продам

Продам FMC-loopback, PCIe-loopback

Подробнее

Ищу сотрудников

Инженер разработчик топологии СнК

Подробнее
Все объявления

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку

ePN