Разработка и развитие Verilog и SystemVerilog
SystemVerilog - это Verilog нового поколения с модным маркетинговым названием. В SystemVerilog использованы многие возможности других языков и методологий. Возможности на основе классов, ограниченное выборочное тестирование (CRT) и функциональный охват были добавлены в SystemVerilog и включены в Универсальную методологию верификации (UVM). UVM стала наиболее распространенной и мощной методологией верификации, используемой инженерами для проверки проектов на сегодняшний день. Клифф Каммингс (Cliff Cummings) является членом групп по стандартизации Verilog и SystemVerilog с 1994 года и поделится своим уникальным историческим взглядом на то, как функции были добавлены в SystemVerilog, почему они были добавлены и откуда взялись многие из этих функций.
 |
Ведущий вебинара: Клиффорд Каммингс, вице-президент по обучению в Paradigm Works и основатель Sunburst Design |
Программа вебинара:
- Verilog HDL и его предки и потомки (справочная статья)
- Краткая история Verilog и SystemVerilog
- HILO, Verilog, C, PLI
- SDF, Synthesis, VHDL, VPI
- Superlog, IHDL (Intel), SystemC, Vera
- ООП, e-Specman, SystemVerilog, C++
- OVL, PSL, SVA
- История OVM / UVM
- Вопросы и ответы по моделированию и функциональному покрытию
Продолжительность вебинара презентация/демонстрация в реальном времени - 45 минут
Вопросы и ответы - 15 минут
Дата: 10 октября 2024
Время: 4:00 PM – 5:00 PM CEST и 11:00 AM – 12:00 PM PDT
