Автор: sea

Дата: 28.01.2021 17:04

Категория:Xilinx FPGA

1868

0

Продолжение. Начало см. в первой части

Ссылка на PDF версию в конце статьи

SW часть проекта

Теперь переходим в Vitis через меню Tools -> Launch Vitis IDE

Создаем новый проект платформы. File -> New -> Platform Project...

Задаем имя платформы.

Выбираем через browse экспортированный ранее проект

Больше ничего менять не нужно, нажимаем Finish

Теперь нужно немного скорректировать конфигурацию, чтобы выводить stdin/stdout на наш uart1. В Board Support Package переходим в настройки Modify BSP Settings

И проверяем, что все настроено на uart1

Запускаем build проекта.

Платформа готова. Теперь создаем приложение File -> New -> Application Project

Далее выбираем нашу платформу

Задаем имя приложения

Далее

Выбираем темплейт Hello World и нажимаем Finish

Мы можем открыть исходный код полученного приложения. Скомпилировать и прошить в плату.

Компиляция - пкм по проекту приложения - Build Project

Запускаем. Но перед запуском, нужно убрать флешку из разъема SD если она там была, иначе платформа загрузится с нее и не будет доступна для прошивки через JTAG.

Подключаем программатор к плате. Подключаем переходник USB-rs232 к выходу UART на плате. Подаем питание.

Запускаем прошивку на плате.

Для работы с терминалом выберем встроенный инструмент Vitis Serial 

Нажем + для настройки, выбираем порт своего переходника и скорость 115200

Начался процесс прошивки

В терминале видим сообщения от ядра! Все получилось

Итоги

Пройдя инструкцию по шагам, мы произвели минимальную настройку системы ZYNQ на базе платы EBAZ4205. Для этого мы настроили ее в соответствии с ее аппаратными особенностями: выбрали последовательный порт UART который выведен на разъем, настроили работу установленной на плате DDR памяти. Экспортировали полученный проект из Vivado. Далее в Vitis мы создали проект платформы на базе нашей платы и создали проект приложения на базе темплейта Hello World. В результате должны были увидеть текстовые сообщения, выведенные через последовательный порт UART, программой, работающей в ядре. И нам это удалось!

Ссылки

https://hackaday.com/2020/11/18/hacking-the-fpga-control-board-from-a-bitcoin-miner/

https://github.com/xjtuecho/EBAZ4205

https://github.com/Elrori/EBAZ4205

https://www.jianshu.com/p/b83c663ecaaa

https://hhuysqt.github.io/zynq1/

https://www.youtube.com/watch?v=b6g5tNZZnVc

https://github.com/blkf2016/ebaz4205 - linux образ для SD флешки для запуска

 

Разные примеры использования и доработки платы

https://www.programmersought.com/article/63123379082/  EBAZ4205 ZYNQ development board-the first step in getting started

https://www.programmersought.com/article/43024210515/  helloworld of EBAZ4205 of zynq7010

https://www.programmersought.com/article/63646026059/  EBAZ4205 mine board ZYNQ7010 uses JTAG to burn program to NAND and run - переключатель

https://www.programmersought.com/article/78153940676/ Mining board EBAZ4205-ZYNQ7010 linux development notes 1---create vivado bare metal project and SDK

https://www.programmersought.com/article/33604391182/ Mining machine board EBAZ4205-ZYNQ7010 linux development notes 3--I2C driver framework explained

https://www.programmersought.com/article/39142405511/ zynq7010 transformation of EBAZ4205 entry - как добавить 50 МГц генератор в PL

https://www.programmersought.com/article/22063460399/ Run AXI_DMA interrupt loopback test on EBAZ4205 zynq7010

https://www.programmersought.com/article/91104417164/ EBAZ4205 key interrupt

https://www.programmersought.com/article/65574959208/ EBAZ4205 mining board petalinux development LINUX project

 

https://youtu.be/Mb-cStd4Tqs видео, на базе которого был создан этот туториал

Скачать статью в формате PDF (залогиньтесь)

Скачать статью в формате PDF

Поддержать автора Поддержать проект fpga-systems
Всего комментариев : 0
avatar

Последние статьи нашего сообщества

Xilinx FPGA

ZYNQ HW: EBAZ4205: часть 2

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: Часть 1

Подробнее

SystemVerilog

UVM тест таблицы sin/cos

Подробнее

Познавательное

FPGA или микроконтроллер: что же выбрать?

Подробнее

Познавательное

Обзор научных работ, связанных с FPGA

Подробнее

Аналитика и обзоры

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Подробнее

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 25-02-2021)

Быстрый старт с симулятором ПЛИС Riviera-PRO. Часть 1 - Ввод проекта и моделирование

Подробнее

Вебинар (состоится 24-02-2021)

Вебинар PLC2: Машинное зрение в реальном времени с низким потреблением и системы с искусственным интеллектом

Подробнее

Вебинар (состоится 17-02-2021)

Воркшоп Libero SoC Flash-FPGA

Подробнее

Вебинар (состоится )

Вебинар: все что нужно знать о массивах в SystemVerilog

Подробнее

Вебинар (состоится on-demand)

Три вебинара по Intel Agilex FPGA

Подробнее

Вебинар (состоится 03-02-2021)

Повышение производительности систем на базе FPGA за счёт оптимизации архитектуры памяти

Подробнее

Вебинар (состоится 29-01-2021)

Xilinx Versal ACAP - от ПЛИС к платформе

Подробнее

Мероприятия (состоится 20-01-2021)

Intel FPGA Technology Day EMEA

Подробнее

Мероприятия (состоится )

QuickSilicon зимний хакатон

Подробнее

Вебинар (состоится 14-01-2021)

Microchip PolarFire® SoC FPGA - часть 4

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку