Фриланс - Работа - Доска объявлений - FPGA-Systems

все в телеграм

Разделы сайта

Новости Статьи Доска объявлений

портал инженерной культуры

Телеграм чат Live

Выберите категорию

Ищу сотрудников [10]

Объявления от работодателей

Ищу работу [0]

Объявления от инженеров

Фриланс [0]

Объявления о FPGA фрилансе: помощь, обучение, наставничество, услуги и тд

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия работа москва AI lattice intel systemverilog microblaze PUF Intel FPGA CNN VHDL семинар FPGA Questa Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI sp701 verilog Altera обучение hls Zynq Minized тренинг ACAP arty воркшоп netlist ПЛИС Verification hdl zcu104 pynq efpga Ethernet agilex Achronix Alveo отладочные платы spartan-7 adam taylor aldec sta static timing analysis временянки статический временной анализ vitis ultra96 #RTL microchip polarfire gowin ии ML #Verilog silexica asic profpga microsemi risc-v Arm uvm Vitis AI Python нейронные сети #cores #ip #RISC-V #syntacore microzed MATLAB efinix Linux oneapi Ultrascale верификация Отладка машинное обучение soc Начинающим СТРИМ RTL plc2 quicklogic Git altera fpga цос Clock

Статистика

Онлайн всего: 1

Гостей: 1

Пользователей: 0

Не найдено материалов, доступных для просмотра

Чуть больше преимуществ для наших патронов на boosty

Последние статьи нашего сообщества

Познавательное

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Подробнее

Верификация

Формальная верификация с SymbiYosys

Подробнее

Прочее

Сага о светодиодах. Часть 4.

Подробнее

Обзор

Запуск симуляции IP-ядер фирмы GoWiN

Подробнее

Познавательное

QuickSilicon: платформа с задачами на разработку RTL

Подробнее

Познавательное

FPGA openSource tools

Подробнее

Верификация

Отслеживаем успехи верификации в Obsidian

Подробнее

Общее

Основы статического временного анализа. Часть 6: Multicycle Path Constraint.

Подробнее

Познавательное

Долой RTL описание регистров! (перевод)

Подробнее

SystemVerilog

Распутываем виртуальные методы в SystemVerilog

Подробнее

Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Подробнее

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Подробнее

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Подробнее

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Подробнее

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 2)

Подробнее

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 1)

Подробнее

Вебинар (состоится )

Начало работы с UVM

Подробнее

Вебинар (состоится )

Высокоуровневый синтез для исследования архитектуры аппаратного/программного обеспечения для инференса

Подробнее

Вебинар (состоится )

Путь в opensorce инструменты для FPGA

Подробнее

Вебинар (состоится )

Вебинар Understanding Versal

Подробнее

Все предстоящие события

Объявления

Ищу сотрудников

Разработчик для создания Нейропроцессора

Подробнее

Ищу сотрудников

Разработчик ПЛИС

Подробнее

Ищу сотрудников

Ведущий инженер разработчик RTL/ASIC

Подробнее

Ищу сотрудников

FPGA разработчик

Подробнее

Ищу сотрудников

Инженер-программист ПЛИС

Подробнее

Ищу сотрудников

Verification Engineer

Подробнее

Ищу сотрудников

SoC Verification Engineer

Подробнее

Ищу сотрудников

Вакансия RTL-разработчик (ASIC)

Подробнее

Ищу сотрудников

В поисках системного программиста по верификации в Yadro

Подробнее

Ищу сотрудников

Поиск сотрудника в отдел разработки программного обеспечения.

Подробнее

Все объявления

ePN