Выберите категорию
| Разное [33] |
| Обзоры плат [5] |
|
Xilinx
[83]
Всё о работе с Xilinx
|
|
Intel/Altera
[3]
Intel/Altera
|
| Языки [15] |
|
Lattice
[0]
Lattice
|
|
Microchip/Microsemi
[0]
Microchip/Microsemi
|
|
Отечественные
[0]
Отечественные ПЛИС
|
|
FPGA-Systems Boards (FSB)
[2]
Платы собственной разработки
|
|
GoWin
[1]
Статьи по ПЛИС производителя GoWin
|
|
Полезные утилиты
[1]
Различные сторонние фреймворки, упрощающие разработку на ПЛИС
|
| Направление [8] |
Объявления
Случайные статьи
Среды разработки
Применение System Generator для моделирования HDL-блоков на примере системы автоматической регулировки усиления
ПодробнееСтатистика
Статьи участников нашего сообщества
Модуль: Каталог статей
Технология встроенных FPGA (eFPGA): прошлое настоящее и будущее
Наконец-то пришло время для встроенных ПЛИС (eFPGA), и это видно по тому, как они используются в разработках, обслуживающих беспроводную инфраструктуру, системы искусственного интеллекта (ИИ), умные хранилища данных и даже приложения, где ключевую роль играет стоимость конечного изделия. Точно так же, как процессор или DSP, eFPGA могут быть частью системы на кристалле (SoC), которая динамически реконфигурируется, имея для этого аппаратную логику размером от 1000 до 500 000 таблиц истинности (LUT - look-up table).
370
Реализация базовых компонентов ЦОС: КИХ фильтр
В данной статье рассматриваются особенности реализации одного из базовых компонентов цифровой обработки сигналов – фильтра с конечной импульсной характеристикой
240
2
Основы статического временного анализа. Часть 2.1: System Synchronous Input Delay Constraint.
Статья является продолжением серии статей по временным ограничениям в FPGA. Главная цель – познакомить начинающих разработчиков с основами статического временного анализа. Далее будет рассмотрен анализ передачи данных в FPGA из внешнего устройства и показаны два способа создания ограничений для входных сигналов.
475
4
Поточное вычисление двоичного логарифма
В статье рассматриваются варианты реализации поточного вычисления двоичного логарифма, приводятся результаты измерения точности и ресурсоёмкости для ПЛИС Artix-7 и синтезатора Vivado 2020.2. Было протестировано 3 алгоритма вычисления log2(x) с некоторыми вариациями.
601
2
Верификация проблем с пересечением тактовых сигналов в ПЛИС с помощью ALINT-PRO
Предположим, у вас есть одна или несколько ПЛИС, на которые подаются разные тактовые сигналы для отправляемых и принимаемых данных (назовем их «клоки», пусть будет snd_clk для отправки данных и rcv_clk для приема этих данных). Что будет, если эти сигналы не синхронизованы, то есть «плавают» друг относительно друга?
658
5
Статическое в SystemVerilog
В данной статье мы рассмотрим отличия статических и автоматических переменных и функций. Мы увидим, что понятие “статический” имеет различные значения для модулей и классов, разберёмся, почему это так, и научимся выбирать нужный нам вариант.
Говорить будем преимущественно о симуляции, а также рассмотрим один пример синтеза.
989
1
2