Каталог статей

Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Разное [50]

Обзоры плат [5]

Xilinx [85]

Всё о работе с Xilinx

Intel/Altera [4]

Intel/Altera

Языки [16]

Lattice [0]

Lattice

Microchip/Microsemi [0]

Microchip/Microsemi

Отечественные [0]

Отечественные ПЛИС

FPGA-Systems Boards (FSB) [2]

Платы собственной разработки

GoWin [2]

Статьи по ПЛИС производителя GoWin

Полезные утилиты [1]

Различные сторонние фреймворки, упрощающие разработку на ПЛИС

Направление [11]

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия работа москва AI lattice intel systemverilog microblaze PUF Intel FPGA CNN VHDL семинар FPGA Questa Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI sp701 verilog Altera обучение hls Zynq Minized тренинг ACAP arty воркшоп netlist ПЛИС Verification hdl zcu104 pynq efpga Ethernet agilex Achronix Alveo отладочные платы spartan-7 adam taylor aldec sta static timing analysis временянки статический временной анализ vitis ultra96 #RTL microchip polarfire gowin ии ML #Verilog silexica asic profpga microsemi risc-v Arm uvm Vitis AI Python нейронные сети #cores #ip #RISC-V #syntacore microzed MATLAB efinix Linux oneapi Ultrascale верификация Отладка машинное обучение soc Начинающим СТРИМ RTL plc2 quicklogic Git altera fpga цос Clock

Статистика

Онлайн всего: 3

Гостей: 2

Пользователей: 1

olmail40

Страницы : 1 2 3 ... 15 16 »

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

42 цифры создающие историю. Ученые из Университета Paderborn и KU Leuven раскрыли тайну математики десятилетней давности, относящуюся к так называемым числам Дедекинда.

Эксперты по всему миру занимаются поиском 9-го числа Дедекинда с 1991 года. Ученые из университета Paderborn получили точную последовательность чисел с помощью расположенного там суперкомпьютера Noctua. Результаты будут представлены в сентябре на Международном семинаре по булевым функциям и их приложениям (BFA) в Норвегии.

736

Формальная верификация с SymbiYosys

В статье кратко рассказано, что такое формальная верификация и для чего она нужна, а так же приведен простой пример верификации маленько

2233

Сага о светодиодах. Часть 4.

В интернете можно найти множество описаний устройств реализующих протокол i2c. В основном в этих описаниях рассматривается реализация и работа самого протокола i2c и довольно мало уделяется внимания разработке интерфейсов для управления такими устройствами. В этой работе я буду уделять основное внимание интерфейсам управления для устройств, реализующих протокол i2c.

683

Simulation, modelsim, верификация, gowin

Запуск симуляции IP-ядер фирмы GoWiN

При разработке под GOWIN нередко возникает необходимость произвести моделирование блока, в состав которого входит набор IP ядер. Поскольку собственного инструмента моделирования на момент версии 1.9.8.10 нет, а решение DS Cloud может быть недоступно, необходимо самостоятельно решить этот вопрос.

1305

hdl, VHDL, verilog, RTL, Quiz, systemverilog, задачи

Страницы : 1 2 3 ... 15 16 »

Чуть больше преимуществ для наших патронов на boosty

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

Разработчик для создания Нейропроцессора

Разработчик ПЛИС

Ведущий инженер разработчик RTL/ASIC

FPGA разработчик

Инженер-программист ПЛИС

Verification Engineer

SoC Verification Engineer

Вакансия RTL-разработчик (ASIC)

В поисках системного программиста по верификации в Yadro

Поиск сотрудника в отдел разработки программного обеспечения.

Случайные статьи

Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки

Обзор научных работ, связанных с FPGA

Запуск симуляции IP-ядер фирмы GoWiN

Интерфейсы :: SPI :: Часть 2:: Варианты реализации

Отслеживаем успехи верификации в Obsidian

SP701 + PCAM-5C + 15 Минут+ VITIS = Easy MIPI на FPGA

FPGA начального уровня :: Часть 3.1 :: Разработка PUF на HDL

Верификация проблем с пересечением тактовых сигналов в ПЛИС с помощью ALINT-PRO

Запускаем сервис бесплатной аренды отладочных плат с FPGA и не только с FPGA

Распутываем виртуальные методы в SystemVerilog

Статистика

Статьи участников нашего сообщества

Последние статьи нашего сообщества

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Формальная верификация с SymbiYosys

Сага о светодиодах. Часть 4.

Запуск симуляции IP-ядер фирмы GoWiN

QuickSilicon: платформа с задачами на разработку RTL

FPGA openSource tools

Отслеживаем успехи верификации в Obsidian

Основы статического временного анализа. Часть 6: Multicycle Path Constraint.

Долой RTL описание регистров! (перевод)

Распутываем виртуальные методы в SystemVerilog

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 2)

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 1)

Вебинар (состоится )

Начало работы с UVM

Вебинар (состоится )

Высокоуровневый синтез для исследования архитектуры аппаратного/программного обеспечения для инференса

Вебинар (состоится )

Путь в opensorce инструменты для FPGA

Вебинар (состоится )

Вебинар Understanding Versal

Объявления

Разработчик для создания Нейропроцессора

Разработчик ПЛИС

Ведущий инженер разработчик RTL/ASIC

FPGA разработчик

Инженер-программист ПЛИС

Verification Engineer

SoC Verification Engineer

Вакансия RTL-разработчик (ASIC)

В поисках системного программиста по верификации в Yadro

Поиск сотрудника в отдел разработки программного обеспечения.