Всего материалов в каталоге: 62
Показано материалов: 1-10
Страницы: 1 2 3 ... 6 7 »

В данной статье будут рассмотрены инструменты Quality of Result Assesment [QoRA] и Quality of Result Suggestions [QoRS] поскольку оба этих инструмента предоставляют информацию для достижения необходимых временных ограничений [timing closure - временное соответствие, временные ограничение]

Xilinx Vivado | Просмотров: 191 | Author: Николай Терновой | Добавил: nickolaytern | Дата: 04.09.2020 | Комментарии (3)

В этом уроке мы будем изучать основы того как создавать пользовательские IP блоки с AXI4-Lite интерфейсом в Vitis HLS. 

High Level Synthesis | Просмотров: 147 | Добавил: soikadigital | Дата: 31.08.2020 | Комментарии (0)

В этой статье мы задействовали инструменты Silexica SLX для FPGA, чтобы оптимизировать промышленное приложение для обнаружения и отслеживания объектов.

High Level Synthesis | Просмотров: 274 | Добавил: lvdnbox | Дата: 30.08.2020 | Комментарии (0)

 В мире ПЛИС проектирование и проверка идут рука об руку. Когда приходит время создать тестовую среду для особенно сложного модуля, который должен поддерживать несколько функций, это может оказаться довольно затруднительным - попытка выполнить все эти функции одновременно в одном тесте может быстро стать трудной и запутанной, и что еще хуже, что такой тест нельзя использовать, пока не будет завершен весь проект.

Что делать, если после завершения проектирования мы обнаруживаем ошибку, требующую значительного отката?

Vunit | Просмотров: 167 | Добавил: lohmatiy | Дата: 18.08.2020 | Комментарии (0)

Давайте поговорим о том, где сегодня находятся ПЛИС, где они были всего несколько лет назад, и о некоторых болевых точках, которые все еще существуют

Познавательное | Просмотров: 497 | Добавил: KeisN13 | Дата: 06.08.2020 | Комментарии (0)

Ранее мы рассматривали то, как мы можем использовать Vitis для встроенных систем на Zynq и Zynq MPSoC.
Другим важным аспектом Vitis является возможность создать платформенное решение, которое включает в себя различные элементы обработки в PS и даже в PL.
Сегодня мы рассмотрим, как мы можем использовать Vitis для разработки платформенного решения на Zynq, которое использует и Cortex A9 в PS, и MicroBlaze в PL. Нашей целевой платой будет MicroZed 7020.
Создание нового проекта
Первое, что нам нужно сделать, это создать новый проект, ориентированный на MicroZed 7020. После создания проекта следующим шагом будет создание блок-схемы и добавление в неё Zynq PS. 

Microblaze | Просмотров: 2615 | Добавил: dvorozhbit | Дата: 26.01.2020 | Комментарии (0)

То, что Китай научился разрабатывать собственные ПЛИС было мне известно и раньше. Подолгу разглядывая на aliexpress плату разработчика на EG4S20 я взвешивал аргументы в пользу купить и попробовать. Однако, почти сразу, останавливала неизвестность со средой разработки - "а ну как там на чистом китайском иероглифическом языке весь интерфейс будет выполнен?" Благодаря новости, а особенно комментарию от сотрудника АО “Восток” под ней о том, что "среда вполне себе на дружественном английском, да и за лицензией обращаться можно в АО “Восток”"- все сомнения были развеяны и энтузиазм разгорелся с новой силой. Плата разработчика Lichee Tang Nano была куплена по сходной цене, а лицензии на IDE GOWIN и Synplify практически тут же получены от АО “Восток”.
Обзор | Просмотров: 1619 | Добавил: digitalinvitro | Дата: 16.12.2019 | Комментарии (9)

При разработке устройств на FPGA часто возникает необходимость симуляции сетевого трафика. Избавиться от столь рутинной процедуры вам поможет скрипт Net2axis.
Интерфейсы | Просмотров: 517 | Добавил: 0xBADC0FFE | Дата: 15.12.2019 | Комментарии (0)

В статье рассмотрен способ создания пользовательских IP-ядер в Intel Qsys/Intel Platform Designer. И Intel Qsys, и Intel Platform Designer являются компонентами среды Intel Quartus. Разница между Qsys и Platform Designer невелика: во втором незначительно расширен функционал. Qsys используется в более старых версиях Quartus, более новые – поставляются с Platform Designer. У меня на машине установлен Quartus Prime Lite 17.1, который идет уже с Platform Designer, так что именно он и будет использован для примера.
 
Среды разработки | Просмотров: 2673 | Добавил: andrewkushchenko | Дата: 04.12.2019 | Комментарии (0)

В данной статье рассмотрен один из способов вывода на экран изображения в SDK для отладки OpenCV приложения

 
Xilinx SDK | Просмотров: 540 | Добавил: ko4et | Дата: 03.12.2019 | Комментарии (0)


  • 20.09.2020