Каталог статей

Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Разное [17]

Обзоры плат [5]

Xilinx [78]

Всё о работе с Xilinx

Intel/Altera [3]

Intel/Altera

Языки [6]

Lattice [0]

Lattice

Microchip/Microsemi [0]

Microchip/Microsemi

Отечественные [0]

Отечественные ПЛИС

FPGA-Systems Boards (FSB) [2]

Платы собственной разработки

GoWin [1]

Статьи по ПЛИС производителя GoWin

Полезные утилиты [1]

Различные сторонние фреймворки, упрощающие разработку на ПЛИС

Объявления

Случайные статьи

aldec Webinar Xilinx tcl SDK вебинар cdc ip integrator Vivado microblaze конференция AI lattice fpga начального уровня intel systemverilog PUF Intel FPGA Quartus CNN DMA VHDL семинар FPGA GPU deep learning Cortex Simulink Synopsys zynq-7000 zynqhw Versal sigasi MIPI sp701 verilog обучение hls Zynq Minized тренинг ACAP arty воркшоп design checkpoint Eco ПЛИС Verification hdl zcu104 fsb Pentagon pynq efpga Ethernet agilex Achronix hbm Alveo отладочные платы spartan-7 adam taylor do-254 exostiv vitis spi microchip polarfire gowin ии ML silexica fpga-systems maxfield pcie risc-v antmicro Arm uvm Vitis AI crosslink-nx нейронные сети axi MATLAB efinix Linux oneapi Ultrascale mentor OpenCL верификация Отладка машинное обучение 5g soc Начинающим СТРИМ catapult plc2 quicklogic

Статистика

Онлайн всего: 1

Гостей: 1

Пользователей: 0

Страницы : 1 2 3 ... 9 10 »

VHDL 2008, VHDL, VHDL 2019, VHDL synthesis

Что нового в VHDL 2019?

Эта статья, взята из доклада VHDL 2018: New and Noteworthy. С этим докладом выступил наш коллега Ливен Лемиенгре на DVCON 2018. Поскольку новый стандарт VHDL был утвержден и опубликован в 2019 году, все ссылки на 2018 год в этой статье были заменены на 2019 год

421

eda, Playground, verilog

Введение в EDA Playground

Данная записка создана в помощь новичкам в изучении сайта https://www.edaplayground.com, с помощью которого можно проводить моделирование модулей, запускать различные симуляторы и многое другое.

572

ebaz4205, HelloWorld, Zynq

ZYNQ HW: EBAZ4205: часть 2

Продолжение руководства по запуску платы EBAZ4205.

Начало в первой части

2687

HelloWorld, ebaz4205, Zynq

ZYNQ HW: EBAZ4205: Часть 1

Цель данного туториала - повторить создание проекта Hello World с выводом текстовой строки в последовательный интерфейс UART, но на плате EBAZ4205. Для этого нужно будет учесть аппаратные особенности этой платы. Так же, отличием этого туториала является использование Vitis вместо более раннего варианта SDK.

4431

холивар, Микроконтроллеры, FPGA

FPGA или микроконтроллер: что же выбрать?

Эта статья написана для сравнения между ПЛИС и микроконтроллером. Мы провели сравнение, изучив их различия и сходства с точки зрения архитектуры, производительности, приложений, технологии программирования, энергопотребления, возможностей обработки и удобства использования.

1372

FPGA, обзор

Обзор научных работ, связанных с FPGA

Это обзор интересных научных статей, в которых были использованы технологии FPGA. Данный обзор служит как источником вдохновения по применению ПЛИС, интересным чтивом и быть может даже ответами на какие-то вопросы.

2879

Аналитика, функциональная верификация, wilson research group

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Это первая статья из серии блогов, в которых представлены результаты исследования функциональной верификации Wilson Research Group 2020 года.

412

Страницы : 1 2 3 ... 9 10 »

DFF-Привет

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

ПЛИС инженер в лабораторию "Сверхпроводящие метаматериалы"

Преподаватель/руководитель образовательных программ

Требуется верификатор, релокация в Финляндию

Помогаторы проекту FPGA-Systems.ru

Помощь с генерацией PRBS

Digital ASIC Design/Verification Engineer

ASIC back-end (physical) engineer trainee position

Случайные статьи

FPGA начального уровня :: Часть 4 :: Сборка процессорной системы на MicroBlaze

Обзор отладок с FPGA :: Аrty

Сможет ли HLS код побить HDL по производительности?

FPGA начального уровня :: Часть 3.1 :: Разработка PUF на HDL

Минимизация булевых функций на многомерных кубиках

FPGA начального уровня :: Часть 3.2 :: Разработка PUF на HDL

FSB "Pentagon" : 21 10 2019

Vivado reprorts => report_clocks

Minized: ZynqHW : 01 : Лекция 1

Введение в EDA Playground

Статистика

Статьи участников нашего сообщества

Последние статьи нашего сообщества

Что нового в VHDL 2019?

Введение в EDA Playground

ZYNQ HW: EBAZ4205: часть 2

ZYNQ HW: EBAZ4205: Часть 1

FPGA или микроконтроллер: что же выбрать?

Обзор научных работ, связанных с FPGA

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Календарь актуальных событий и мероприятий

Вебинар (состоится 20 и 26 / 05 / 2021)

Проектирование RTL на Haskell/Clash

Мероприятия (состоится )

Конференция «Теоретические и прикладные аспекты разработки устройств на микроконтроллерах и ПЛИС»

Вебинар (состоится )

Выложены материалы вебинара по развертыванию сверточных нейронных сетей на основе ПЛИС Microchip

Вебинар (состоится )

SoM-модули Trenz Electronic для проектирования и производства устройств на ПЛИС Xilinx. Вебинар

Вебинар (состоится )

Вебинар о построении сверточных нейронных сетей на основе ПЛИС Microchip

Вебинар (состоится )

Захват огромного потока данных в FPGA

Мероприятия (состоится )

oneAPI Саммит 2021

Вебинар (состоится )

Ускорение процесса проектирования печатных плат с использованием ПЛИС

Вебинар (состоится 25-03-2021)

Увеличение продуктивности верификации RTL кода в Matlab и Simulink

Вебинар (состоится )

Вебинар по формальной верификации регистров ввода/вывода