YADRO_Разработчик FPGA (ПЛИС)

Ключевая цель телекоммуникационного направления YADRO — создание конкурентной линейки RAN-продуктов для мобильных сетей 4/5 поколения. Чем Вам предстоит заниматься: Проектирование архитектуры аппаратных модулей, IP-ядер и FPGA-проектов их имплементация, верификация и сопровождение Отладка FPGA-проектов для Xilinx FPGA Поддержка существующих продуктов Написание документации на разрабатываемые аппаратно-программные средства Мы ожидаем от будущего члена команды: ​​​​Опыт разработки аппаратных блоков на языках Verilog, SystemVerilog и/или в средах программирования Matlab, Simulink Знание алгоритмов цифровой обработки сигналов Навыки верификации и отладки FPGA-проектов Знание принципов оптимизации по частоте и/или площади аппаратных блоков Будем рады предложить Вам: Конкурентный уровень заработной платы Гибридный формат работы, возможность полной удалённой работы Систему премирования за научные достижения, публикацию статей, регистрацию патентов и выступления на конференциях «Лекторий», в рамках которого приглашенные эксперты и наши специалисты на регулярной основе делятся профессиональным опытом из различных областей науки Медицинскую страховку, включающую стоматологию, госпитализации, международные путешествия Льготное страхование членов семьи Контактная информация: Олеся Харисова o.kharisova@yadro.com Telegram: @Olesia_Kharisova

Контактная информация:

• Олеся Харисова
• +79527875828
• o.kharisova@yadro.com
• @Olesia_Kharisova