Выберите категорию
|
ЦОС
[4]
А
|
|
Верификация
[4]
UVM, OVM, UVVM, OSVVM, AVM, eRM, URM, RVM, RMM, VMM etc
|
Объявления
Ищу сотрудников
Инженер-программист (FPGA/RTL) (Middle/Senior) (Pulsar) (Литва) (Релокация в Вильнюс)
Подробнее
Случайные статьи
Познавательное
Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки
Подробнее
Статистика
Статьи из категории: Верификация
Категория:Верификация
Верификация проблем с пересечением тактовых сигналов в ПЛИС с помощью ALINT-PRO
Предположим, у вас есть одна или несколько ПЛИС, на которые подаются разные тактовые сигналы для отправляемых и принимаемых данных (назовем их «клоки», пусть будет snd_clk для отправки данных и rcv_clk для приема этих данных). Что будет, если эти сигналы не синхронизованы, то есть «плавают» друг относительно друга?
1285
Статическое в SystemVerilog
В данной статье мы рассмотрим отличия статических и автоматических переменных и функций. Мы увидим, что понятие “статический” имеет различные значения для модулей и классов, разберёмся, почему это так, и научимся выбирать нужный нам вариант.
Говорить будем преимущественно о симуляции, а также рассмотрим один пример синтеза.
2074
1
Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки
Статья о полезных инструментах и типичных ошибках при отладке прошивки для FPGA. Основана на реальных событиях, а точнее — на опыте разработок для FPGA Xilinx, Lattice и Microchip. Внутри вас ждет принцип 20/80 для планирования времени, правило жизни У. Черчилля и полезные практические советы.
1614
0
UVM общие сведения и организация методологии
В статье рассмотрены теоретические аспекты UVM методологии. По большей части, статья состоит из перевода англоязычных статей и книг. В статье описываются преимущества использования UVM при верификации аппаратных модулей и основные понятия, без которых не обойтись при разработке тестов по UVM методологии.
5178
2
5