Встреча ПЛИСоводов в Мск и СПб
Начните статью со страницы мотивации

Архив новостей из мира FPGA

1 2 3 ... 58 59 »

Новый релиз ALINT-PRO 2021.09, основные обновления

Вышел новый релиз ALINT-PRO, универсальной программы для глубокой проверки кода RTL на ошибки и контроля за стилем кодирования, в том числе по стандарту DO-254.

Основные обновления: ... Читать дальше »

48

0

Ubuntu + Xilinx = ?

Компания Canonical представила релиз дистрибутива Ubuntu 20.04 для СнК Zynq MPSoC от Xilinx. ... Читать дальше »

154

0

Nios® V

IntelFPGA объявили о новом поколении собственных soft-процессоров под названием Nios® V. Основанные на архитектуре RISC-V: RV32IA новые процессоры планируются трех видов: общего назначения, application-class и версия для Li ... Читать дальше »

137

0

Вебинар от ALDEC: Краевые случаи как источник ошибок при проектировании ПЛИС

Краевые случаи в циклах - это, возможно, наихудшая и наиболее частая причина трудно обнаруживаемых ошибок во многих проектах ПЛИС.

Чтобы объяснить это на простом примере - возьмем счетчик событий, где количество подсчитанных событий является критическим фактором, и вы считываете и обнуляете этот счетчик на регулярной основе. Типичный краевой случай - если вы считываете или обнуляете этот счетчик ровно в тот момент, когда приходит новое событие, которое надо посчитать. Тут возникает множество рисков и странного поведения счетчика. ... Читать дальше »

107

0

RAD для софт-процессоров и немного «сферических коней в вакууме»

Немного хулиганства в области софт-процессоров. Пока предварительные размышления и проба пера  ... Читать дальше »

185

0

История FPGA с Kapil Shankar

 OSFPGA представляет  содержательную серию вебинаров "История ПЛИС", на которых будет рассмотрена и обсуждена эволюция технологий ПЛИС, компаний и рынков, а также то, как она информирует и открывает возможности для инноваций и бизнеса в развивающихся сегментах рынка.

... Читать дальше »

207

0

uvm

UVM для FPGA (часть 4): стандарт IEEE 1800.2 - изменения UVM

Докладчик: Srinivasan Venkataramanan, Entrepreneur and Head of VerifWorks
Четверг, 7 октября 2021
3:00 PM – 4:00 PM CEST (16:00 - 17:00 Мск)
 

Описание:

Начиная с первого релиза Accellera 1.0a, UVM эволюционировала в заметные версии UVM 1.1 и UVM 1.2.  Как и многие другие популярные стандарты, возникло желание стандартизации UVM, что и произошло в IEEE в 2017 году. Что интересно, UVM - это первая из стандартизованных методологий верификации, и ее текущая версия - IEEE 1800.2-2020. ... Читать дальше »

144

0

интервью с Н.А.Шелепиным «О сегодняшнем развитии технологий и компонентов микро- и наноэлектроники»

О сегодняшнем развитии технологий и компонентов микро- и наноэлектроники мы поговорили с д.т.н., проф. Н.А. Шелепиным. Николай Алексеевич является модератором Секции №4 на российском форуме «Микроэлектроника 2021», и как никто другой знаком с научно-исследовательской работой по тематике микро- и наноэлектроники и положением дел в отрасли. ... Читать дальше »

204

0

Уникальная возможность сделать собственный чип: стартовал сбор проектов для 3-го шаттла на фабрике SkyWater

С 17 сентября 2021 года начался сбор заявок на 3-й шаттл на фабрике SkyWater. 

Любой желающий может представить собственный проект, выполненный с помощью набора инструментов OpenLane ... Читать дальше »

293

0

Портирование свёрточных нейронных сетей на платформу Xilinx Zynq Ultrascale Plus и ускорение их работы

Компания Макро Групп приглашает на вебинар по нейронным сетям разработчиков решений на платформах Xilinx и специалистов по искусственному интеллекту и нейросетям. На вебинаре вы узнаете, какие шаги необходимо выполнить для запуска собственной сверточной нейросети на платформе Xilinx Zynq Ultrascale+, и увидите её ра ... Читать дальше »

219

0

Чуть больше преимуществ для наших патронов на Patreon

Последние статьи нашего сообщества

Познавательное

Поточное вычисление двоичного логарифма

Подробнее

Верификация

Верификация проблем с пересечением тактовых сигналов в ПЛИС с помощью ALINT-PRO

Подробнее

SystemVerilog

Статическое в SystemVerilog

Подробнее

Xilinx Vivado

Стратегии оптимизации HDL-кода и синтезатора нетлиста для FPGA

Подробнее

Инструкции к сайту

Оформление статей для сборника

Подробнее

Общее

Основы статического временного анализа. Часть 1: Period Constraint.

Подробнее

Познавательное

Вычисление двоичного логарифма итерационным методом на ПЛИС

Подробнее

Познавательное

Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки

Подробнее

Прочее

Быстрый старт: поднимаем PCIe (xdma)

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 14-окт-2021)

Вебинар от ALDEC: Краевые случаи как источник ошибок при проектировании ПЛИС

Подробнее

Вебинар (состоится 21-окт-2021)

История FPGA с Kapil Shankar

Подробнее

Вебинар (состоится )

UVM для FPGA (часть 4): стандарт IEEE 1800.2 - изменения UVM

Подробнее

Вебинар (состоится )

Портирование свёрточных нейронных сетей на платформу Xilinx Zynq Ultrascale Plus и ускорение их работы

Подробнее

Вебинар (состоится )

Двухдневный семинар по Xilinx Versal от Doulos 15-16.09 или 29-30.09 без оплаты.

Подробнее

Мероприятия (состоится )

Конкурс от Xlinix "Adaptive Computing Challenge 2021"

Подробнее

Мероприятия (состоится 14-16 сен 2021)

Сколковская школа синтеза цифровых схем снова открывает свои двери!

Подробнее

Вебинар (состоится 2 сен 2021)

Что нового в OSVVM?

Подробнее

Вебинар (состоится 7-сен-2021)

SoM-модули Kria – ускорение и удешевление разработки устройств с машинным зрением и ИИ. Теория и практика.

Подробнее

Мероприятия (состоится )

Российский Форум Микроэлектроника-2021, 3–9 октября 2021 года, Алушта

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку