Выберите категорию
| Вебинар [96] Вебинары по FPGA и языкам проектирования для ПЛИС |
| Заметка [40] Небольшие заметки по использованию технологии FPGA/ПЛИС |
| Руководство [49] |
| Мероприятия [6] Семинары, конференции, встречи |
| Анонсы [7] Свежие новости и релизы из мира FPGA |
| Новинки [10] Новые изделия на базе FPGA |
Объявления
Ищу сотрудников
[Яндекс] Системный инженер в группу исследования и разработки серверных решений
Подробнее
Случайные статьи
High Level Synthesis
Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS
Подробнее
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 3
Подробнее
Статистика
Архив новостей из мира FPGA
Курсы по RISC-V от The Linux Foundation
Вышло два новых БЕСПЛАТНЫХ курса от RISC-V International && ... Читать дальше »
148
FPGA. Библия программиста Verilog
Видео о книге, о одном из двух самых популярных языков описания аппаратуры Verilog для FPGA (ПЛИС). Представляет собой полное и доступное описания языка, от простого к сложному с многочисленными примерами и эквивалентными схемами. В видеоролике рассказывается резюме и кратко содержание каждой главы.
... Читать дальше »
208
0
Что делать, когда Zynq не загружается
В блоге Адама Тейлора появилась новая заметка, в которой он рассматривает ситуации в которых Zynq по тем или иным причинам не загружается и дает несколько советов по выявлению неисправности. ... Читать дальше »
174
0
Профилирование примера выполнения нейросети из репозитория Vitis-AI на ZCU104
В состав Vitis-AI (#vitisai) входит программа для профилирования "vaitrace". В видео https://youtu.be/vGu4aaXh6KA показаны необходимые действия для запуска примера с профилированием. Используется Vitis 2020.2 и #ZCU104.
... Читать дальше »
84
0
Быстрый старт с симулятором ПЛИС Riviera-PRO. Часть 1 - Ввод проекта и моделирование
В этот четверг, 25 февраля, в 17:00 Мск состоится вебинар для специалистов по проектированию кода для ПЛИС. ... Читать дальше »
187
0
Вебинар PLC2: Машинное зрение в реальном времени с низким потреблением и системы с искусственным интеллектом
FPGA - почему архитектура имеет значение?
Вы – инженер, занимающийся вопросами машинного зрения, или разработчик систем с искусственным интеллектом? Наверняка вы хотите знать, почему полезно использовать ПЛИС или СнК от Xilinx для решения ваших задач. ... Читать дальше »
195
0
Вышел видео обзор: "Библия программиста VHDL"
Видео по библии программирования для программистов на VHDL. Рассматриваются самые необходимые книги для знакомства с основами VHDL, а также с моделированием и верификацией цифровых систем описываемых языком описания аппаратуры VHDL. ... Читать дальше »
257
1
Функциональная верификация пересечения тактовых доменов (CDC)
ALINT-PRO предоставляет мощные средства для статического анализа и валидации пересечений тактовых доменов(CDC). Он извлекает и проверяет тактовые деревья и тактовые домены, применяя топологические методы сопоставления шаблонов для проверки правильности проектных структур на границах тактовых доменов. Однако статичес ... Читать дальше »
183
0
Отладочный модуль SmartLynq+ для Versal ACAP от Xilinx
Компания Xilinx добавила продукт в свой портфель модулей программирования, отладки и трассировки модуль SmartLynq+. Это высокоскоростной модуль отладки и трассировки, в первую очередь ориентированный на проекты, использующие платформу Versal, который значительно улучшает процесс конфигурации и скорость трассировки. ... Читать дальше »
77
0
SWA (single wire aggregation) - изумительный, волшебный и потрясающий
Многие современные аппаратные комплексы содержат несколько печатных плат. Зачастую возникает задача передавать данные с одной платы на другую. Как правило такие "межплатные" сигналы являются относительно низкоскоростной передачей данных через контакты ввода-вывода (GPIO) или последовательные интерфейсы, к ... Читать дальше »
280
0
0