Встреча ПЛИСоводов в Мск и СПб
Не пропусти встречу FPGA разработчиков в Мск и СПб!

Статьи из категории: Среды разработки

Vivado, SDK, SDAccel, SDSoC, VITIS и тд.

Материалов: 2

Показано: 1-2

Категория:Среды разработки

Стратегии оптимизации HDL-кода и синтезатора нетлиста для FPGA

В статье будет рассмотрена работа синтезатора нетлиста, его возможности по оптимизации кода и трудности, с которыми он может столкнуться. Показаны две техники написания кода логических схем на Verilog в зависимости от преследуемых целей оптимизации проекта на этапе синтеза. А также разбор некоторых настроек синтезатора Xilinx Vivado, которые призваны пытаться оптимизировать логическую схему за разработчика. В конце мы возьмём модуль, который попробуем привести к рабочему состоянию исключительно за счёт возможностей синтезатора.

1036

1

Применение System Generator для моделирования HDL-блоков на примере системы автоматической регулировки усиления

В данной статье рассматривается возможность применения Vivado System Generator для моделирования HDL-блоков на примере системы автоматической регулировки усиления. Представлен принцип работы автоматической регулировки усиления и её реализация на Verilog. Описано поэтапное построение Simulink модели. В качестве входного воздействия рассматривается смесь QPSK сигнала и белого шума.

679

3

Чуть больше преимуществ для наших патронов на Patreon

Последние статьи нашего сообщества

Познавательное

Поточное вычисление двоичного логарифма

Подробнее

Верификация

Верификация проблем с пересечением тактовых сигналов в ПЛИС с помощью ALINT-PRO

Подробнее

SystemVerilog

Статическое в SystemVerilog

Подробнее

Xilinx Vivado

Стратегии оптимизации HDL-кода и синтезатора нетлиста для FPGA

Подробнее

Инструкции к сайту

Оформление статей для сборника

Подробнее

Общее

Основы статического временного анализа. Часть 1: Period Constraint.

Подробнее

Познавательное

Вычисление двоичного логарифма итерационным методом на ПЛИС

Подробнее

Познавательное

Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки

Подробнее

Прочее

Быстрый старт: поднимаем PCIe (xdma)

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Платформа прототипирования СБИС и СФ-блоков от Siemens EDA

Подробнее

Вебинар (состоится 13-ноя-2021)

Сто вопросов к основателю FPGA комьюнити

Подробнее

Вебинар (состоится )

Вебинар «Разработка на ПЛИС с применением IP-ядер российского производства»

Подробнее

Мероприятия (состоится )

День технологий Intel FPGA

Подробнее

Вебинар (состоится 16-17-ноя-2021)

Вебинар о инструментах разработки на языках C и C++ для ПЛИС Microchip — 16 и 17 ноября в 15.00(мск)

Подробнее

Вебинар (состоится )

Как быстро завершить верификацию CDC+RDC с помощью иерархических методологий

Подробнее

Вебинар (состоится 11-ноя02021)

Formal 101 - Независимость от данных и Non-Determinism

Подробнее

Мероприятия (состоится )

Конференция OpenTapeOut

Подробнее

Вебинар (состоится )

Проходим туториал по Questa Sim - FPGA Monkey Stream #36

Подробнее

Мероприятия (состоится )

Итоги 7-го Российского Форума «Микроэлектроника 2021»

Подробнее
Все предстоящие события

Объявления

Ищу сотрудников

Инженер-программист ПЛИС

Подробнее

Ищу сотрудников

Инженер-программист ПЛИС г. Москва

Подробнее

Продам

QMTECH Xilinx SoC zynq 7000 отладочная плата

Подробнее

Ищу сотрудников

Инженер-верификатор (UVM)

Подробнее

Продам

Курс по VHDL

Подробнее

Ищу сотрудников

Инженер-разработчик на ПЛИС Москва\Гибрид, гибкий график full time

Подробнее

Ищу сотрудников

Верификация SoC, инженер или старший инженер

Подробнее

Ищу сотрудников

FPGA-инженер встраиваемых систем (нейроинтерфейсы) в SberDevices

Подробнее

Ищу сотрудников

Вакансия SoC/FPGA design verification engineer_R&D центр SK hynix

Подробнее
Все объявления

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку