Xilinx SDK - Xilinx - Каталог статей - FPGA-Systems

Главная страница
Каталог файлов
Каталог статей
- Intel/Altera
  - Средства разработки
  - Отладочные платы
  - СнК и софт-процессоры
  - Прочее
- Microchip/Microsemi/Actel
  - Среды разработки
  - Отладочные платы
  - Прочее
- Xilinx
  - Среды разработки
    - SDK
    - Vivado
      - Vivado reports
    - High Level Synthesis
  - СнК и софт-процессоры
    - MicroBlaze
    - Zynq-7000
  - Прочее
    - FPGA начального уровня: PUF
    - Xilinx primitives
- GoWin
  - Обзор
- Отечественные
  - Среды разработки
  - Отладочные платы
  - Прочее
- Разное
  - Познавательное
  - Аналитика и обзоры
  - Интерфейсы
    - Интерфейсы
  - Инструкции к сайту
- Языки
  - C/C++
  - TCL
  - Verilog
  - VHDL
  - SystemVerilog
- Обзоры плат
- FPGA-Systems Boards (FSB)
  - Проект "Pentagon"
Доска объявлений
Обратная связь
О проекте

Регистрация | Вход

FPGA-Systems

FPGA-Systems

Главная » Статьи » Xilinx » Xilinx SDK

В категории материалов: 2
Показано материалов: 1-2

Сортировать по: Дате · Названию · Рейтингу · Комментариям · Просмотрам

Визуальная отладка OpenCV приложений для Zynq US+ в Xilinx SDK

В данной статье рассмотрен один из способов вывода на экран изображения в SDK для отладки OpenCV приложения

Xilinx SDK | Просмотров: 104 | Добавил: ko4et | Дата: 03.12.2019 | Комментарии (0)

Сохранение содержимого TCF-консоли

В статье описан возможный способ сохранения содержимого TCF консоли при работе с Xilinx SDK.

Xilinx SDK | Просмотров: 1244 | Добавил: KeisN13 | Дата: 05.04.2017 | Комментарии (0)

На правах рекламы

Вход на сайт

Категории раздела

Xilinx SDK [2]

Все по работе с Xilinx SDK

Xilinx Vivado [7]

Всё по работе с Vivado

Vivado reports [3]

Отчеты Vivado и TCL команды report_*

Microblaze [5]

Основы работы с Microblaze

Xilinx primitives [3]

Аппаратные примитивы FPGA Xilinx

Видеоуроки [21]

High Level Synthesis [3]

Инструменты высокоуровнего синтеза от Xilinx - HLS - High Level Synthesis

FPGA начального уровня: PUF [12]

Небольшая серия видеоуроков (на русском), в которой на несложном Hello PUF проекте демонстрируется минимум, который необходим современному разработчику на плис, пускай даже и начального уровня. В курсе есть: 1. Работа в Vivado 2. Разработка кода на VHDL и Verilog 3. Использование атрибутов синтеза 4. Сборка софт-процессорной системы на базе MicroBlaze 5. Создание проектных ограничений 6. Работа с Tcl консолью и создание скрипта на Tcl 7. Работа в SDK и разработка C кода для софт-процессорной системы 8. Подключение и отладка проекта с использованием ILA Поскольку курс закончился и проект был завершён, выкладываю его здесь. Надеюсь начинающим пригодится.

Zynq-7000 [9]

Осваиваем работу с системой на кристалле Zynq-7000

Среды разработки [0]

Vivado, SDK, SDAccel, SDSoC, VITIS и тд.

Отладочные платы [0]

Отладочные платы на FPGA/SoC компании Xilinx

СнК и софт процессоры [0]

Zynq, MicroBlaze, PicoBlaze, Arm Cortex-Mx

Прочее [3]

Другие статьи по Xilinx

Тэги

cdc Webinar 58G ip integrator CNN DNNDK DMA PUF deep learning GPU Cortex SDSoC 2019.1 fpga начального уровня openvino zynq-7000 Versal sigasi Synopsys sp701 VHDL уроки Altera Zynq ACAP AI design checkpoint microblaze ПЛИС hdl verilog H.264 h.265 us+ video codec Pentagon обзоры плат mcp3201 счетчик pynq FPGA tcl picasso SDK OpenCV custom ip qsys Intel FPGA axi-stream net2axis gowin xves vitis воркшоп 10нм Minized zynqhw hbm Eco netlist mpsos zcu104 Quartus aldec MicroZed Chronicles Xilinx arty fsb spi fsm сдвиговый регистр отладочные платы polarfire hls sensai mpsoc семинар Achronix инструкции Vivado microchip intel agilex Alveo MIPI отчёт microsemi tysom systemverilog platform designer adam taylor spartan-7 do-254 вебинар lattice fpga-systems latticesemi ии profpga Ethernet

Статистика

Онлайн всего: 3

Гостей: 3

Пользователей: 0

Друзья сайта

КТЦ "Инлайн Груп" - Официальный дистрибьютор и Авторизованный тренинг центр компании Xilinx