Встреча ПЛИСоводов в Мск, СПб, Минске и Томске
  1. Home
Не пропусти встречу FPGA разработчиков в Москве, Томске, Минске и Санкт-Петербурге в апреле 2022!

Статьи из раздела: Xilinx

Всё о работе с Xilinx

Материалов: 56

Показано: 1-7

Раздел: Xilinx

Страницы : 1 2 3 ... 7 8 »

Что внутри ПЛИС или то, о чем не говорят в обучающих видео

LUT-Привет! 
Часто в роликах на ютубе или в различных статьях о том «Что же такое ПЛИС?» приводят одну и ту же концепцию ее построения, то есть ПЛИС изображают как набор конфигурируемых логических блоков, соединенных между собой матрицей соединений или интерконнектами.

С одной стороны, это верно, именно так и устроены самые простые представители программируемых логических микросхем, но сегодня ПЛИС – это нечто более сложное и в рамках этой статьи мы разберемся из чего же на самом деле состоят современные FPGA.
 

2289

0

Стратегии оптимизации HDL-кода и синтезатора нетлиста для FPGA

В статье будет рассмотрена работа синтезатора нетлиста, его возможности по оптимизации кода и трудности, с которыми он может столкнуться. Показаны две техники написания кода логических схем на Verilog в зависимости от преследуемых целей оптимизации проекта на этапе синтеза. А также разбор некоторых настроек синтезатора Xilinx Vivado, которые призваны пытаться оптимизировать логическую схему за разработчика. В конце мы возьмём модуль, который попробуем привести к рабочему состоянию исключительно за счёт возможностей синтезатора.

1962

1

Основы статического временного анализа. Часть 1: Period Constraint.

Статья является первой из планируемой серии статей по временным ограничениям в FPGA. Основная цель – познакомить начинающих разработчиков с основами статического временного анализа. В этой статье будет рассмотрен анализ самого простого случая – передача данных между двумя последовательными элементами внутри FPGA с общим тактовым сигналом. Показан вывод уравнений временного анализа и продемонстрировано их применение анализатором Vivado.

3661

8

Быстрый старт: поднимаем PCIe (xdma)

Hi-PCIe!

В статье рассмотрен запуск тестового проекта PCIe с использованием xdma для платы ZC706 Evaluation Board. Туториал может использоваться как опорный проект для разработки подобного на своей платформе.

1191

2

Применение System Generator для моделирования HDL-блоков на примере системы автоматической регулировки усиления

В данной статье рассматривается возможность применения Vivado System Generator для моделирования HDL-блоков на примере системы автоматической регулировки усиления. Представлен принцип работы автоматической регулировки усиления и её реализация на Verilog. Описано поэтапное построение Simulink модели. В качестве входного воздействия рассматривается смесь QPSK сигнала и белого шума.

1161

3

ZYNQ HW: EBAZ4205: Часть 1

Цель данного туториала - повторить создание проекта Hello World с выводом текстовой строки в последовательный интерфейс UART, но на плате EBAZ4205. Для этого нужно будет учесть аппаратные особенности этой платы. Так же, отличием этого туториала является использование Vitis вместо более раннего варианта SDK.

10456

0

Обзор научных работ, связанных с FPGA

Это обзор интересных научных статей, в которых были использованы технологии FPGA. Данный обзор служит как источником вдохновения по применению ПЛИС, интересным чтивом и быть может даже ответами на какие-то вопросы.

 

4052

0

Чуть больше преимуществ для наших патронов на Patreon

Последние статьи нашего сообщества

Общее

Основы статического временного анализа. Часть 3: Source Synchronous Input Delay Constraint.

Подробнее

Познавательное

Что внутри ПЛИС или то, о чем не говорят в обучающих видео

Подробнее

Общее

Основы статического временного анализа. Часть 2.2: System Synchronous Output Delay Constraint.

Подробнее

Познавательное

Технология встроенных FPGA (eFPGA): прошлое настоящее и будущее

Подробнее

VHDL

Реализация базовых компонентов ЦОС: КИХ фильтр

Подробнее

Общее

Основы статического временного анализа. Часть 2.1: System Synchronous Input Delay Constraint.

Подробнее

Познавательное

Поточное вычисление двоичного логарифма

Подробнее

Верификация

Верификация проблем с пересечением тактовых сигналов в ПЛИС с помощью ALINT-PRO

Подробнее

SystemVerilog

Статическое в SystemVerilog

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Мероприятия (состоится )

Российская неделя высоких технологий и выставка Связь - 2022

Подробнее

Мероприятия (состоится 6-7 апр 2022)

VIII Всероссийская конференция Технологии разработки и отладки сложных технических систем

Подробнее

Мероприятия (состоится )

Премия Electronica

Подробнее

Вебинар (состоится )

Использование Catapult HLS для SW/HW разработки микросхемы ИИ ускорителя в Harvard University

Подробнее

Вебинар (состоится )

Вебинар: Common Mistakes in VHDL 26.01.2022

Подробнее

Мероприятия (состоится )

Семинар «Kria KV260 Vision AI Starter Kit & System-on-Module»

Подробнее

Вебинар (состоится )

Введение в Questa Lint и Questa CDC для разработчиков

Подробнее

Вебинар (состоится )

Xilinx Technologies for New Space / Space 2.0

Подробнее

Вебинар (состоится 15-дек-2021)

Повышаем качество RTL кода

Подробнее

Вебинар (состоится )

Онлайн викторина по электронике

Подробнее
Все предстоящие события

Объявления

Ищу сотрудников

Собираем топовую команду в новый проект (FPGA, ASIC)

Подробнее

Ищу сотрудников

FPGA Design Engineer (Кипр, Ларнака)

Подробнее

Ищу сотрудников

Вакансия: Старший FPGA/RTL Инженер

Подробнее

Ищу сотрудников

FPGA-программист в компанию Микран, г. Томск

Подробнее

Ищу сотрудников

Senior FPGA and Firmware Engineer position in Zurich, Switzerland

Подробнее

Ищу сотрудников

Вакансия в Интел - FPGA and ASIC engineer

Подробнее

Ищу сотрудников

Программист ПЛИС (FPGA)

Подробнее

Фриланс

Требуется специалист по VHDL (проектная работа)

Подробнее

Куплю

Нужен радиатор для BittWare XUS-P3S Xilinx UltraScale

Подробнее
Все объявления

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку

ePN