fpga-systems-magazine

Статьи из раздела: Xilinx

Всё о работе с Xilinx

Материалов: 60

Показано: 1-7

Раздел: Xilinx

Страницы : 1 2 3 ... 8 9 »

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

Продолжение руководства по запуску платы  EBAZ4205 на Vivado 2023.2

Начало в 3-й части

4882

7

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Повторение туториала из Части №1, но и использованием версии Vivado 2023.2.
Повторение создание проекта Hello World с выводом текстовой строки в последовательный интерфейс UART, но на плате EBAZ4205. Для этого нужно будет учесть аппаратные особенности этой платы. Так же, отличием этого туториала является использование Vitis вместо более раннего варианта SDK.

5135

5

Демистификация сбросов: синхронные, асинхронные и другие соображения по проектированию... Часть 1

В статье рассматриваются некоторые аспекты важности правильного планирования и применения сброса

2278

0

Что внутри ПЛИС или то, о чем не говорят в обучающих видео

LUT-Привет! 
Часто в роликах на ютубе или в различных статьях о том «Что же такое ПЛИС?» приводят одну и ту же концепцию ее построения, то есть ПЛИС изображают как набор конфигурируемых логических блоков, соединенных между собой матрицей соединений или интерконнектами.

С одной стороны, это верно, именно так и устроены самые простые представители программируемых логических микросхем, но сегодня ПЛИС – это нечто более сложное и в рамках этой статьи мы разберемся из чего же на самом деле состоят современные FPGA.
 

8238

0

Стратегии оптимизации HDL-кода и синтезатора нетлиста для FPGA

В статье будет рассмотрена работа синтезатора нетлиста, его возможности по оптимизации кода и трудности, с которыми он может столкнуться. Показаны две техники написания кода логических схем на Verilog в зависимости от преследуемых целей оптимизации проекта на этапе синтеза. А также разбор некоторых настроек синтезатора Xilinx Vivado, которые призваны пытаться оптимизировать логическую схему за разработчика. В конце мы возьмём модуль, который попробуем привести к рабочему состоянию исключительно за счёт возможностей синтезатора.

5866

1

Основы статического временного анализа. Часть 1: Period Constraint.

Статья является первой из планируемой серии статей по временным ограничениям в FPGA. Основная цель – познакомить начинающих разработчиков с основами статического временного анализа. В этой статье будет рассмотрен анализ самого простого случая – передача данных между двумя последовательными элементами внутри FPGA с общим тактовым сигналом. Показан вывод уравнений временного анализа и продемонстрировано их применение анализатором Vivado.

14522

8

Быстрый старт: поднимаем PCIe (xdma)

Hi-PCIe!

В статье рассмотрен запуск тестового проекта PCIe с использованием xdma для платы ZC706 Evaluation Board. Туториал может использоваться как опорный проект для разработки подобного на своей платформе.

4944

2

Чуть больше преимуществ для наших патронов на boosty

Последние статьи нашего сообщества

IP cores

Xilinx AXI Stream DMA

Подробнее

Познавательное

К формальной проверке

Подробнее

Xilinx FPGA

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Подробнее

Познавательное

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Подробнее

Верификация

Формальная верификация с SymbiYosys

Подробнее

Прочее

Сага о светодиодах. Часть 4.

Подробнее

Обзор

Запуск симуляции IP-ядер фирмы GoWiN

Подробнее

Познавательное

QuickSilicon: платформа с задачами на разработку RTL

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Статическая и динамическая верификация CDC для IP-блоков на основе AXI4 Stream

Подробнее

Вебинар (состоится )

Разработка и развитие Verilog и SystemVerilog

Подробнее

Мероприятия (состоится )

Глава РАН провёл сессию о государственной политике в сфере электроники

Подробнее

Мероприятия (состоится )

Президент РАН Геннадий Красников открыл юбилейный форум «Микроэлектроника 2024»

Подробнее

Мероприятия (состоится )

Юбилейный Российский форум «Микроэлектроника 2024»: 10 лет развития и успеха!

Подробнее

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Подробнее

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Подробнее

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Подробнее

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Подробнее

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 2)

Подробнее
Все предстоящие события

Объявления

Ищу сотрудников

Инженер-верификатор

Подробнее

Ищу сотрудников

RTL - разработчик ASIC

Подробнее

Продам

FPGA карточки

Подробнее

Ищу сотрудников

Инженер по верификации

Подробнее

Ищу сотрудников

Вакансия разработчик FPGA

Подробнее

Ищу сотрудников

Разработчик FPGA (ПЛИС) Senior

Подробнее

Фриланс

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Подробнее
Все объявления

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку

ePN