Выберите категорию
|
Xilinx SDK [2]
Все по работе с Xilinx SDK
|
|
Xilinx Vivado [15]
Всё по работе с Vivado
|
|
Vivado reports [4]
Отчеты Vivado и TCL команды report_*
|
|
Microblaze [6]
Основы работы с Microblaze
|
|
Xilinx primitives [4]
Аппаратные примитивы FPGA Xilinx
|
| Видеоуроки [21] |
|
High Level Synthesis [6]
Инструменты высокоуровнего синтеза от Xilinx - HLS - High Level Synthesis
|
|
FPGA начального уровня: PUF [12]
Небольшая серия видеоуроков (на русском), в которой на несложном Hello PUF проекте демонстрируется минимум, который необходим современному разработчику на плис, пускай даже и начального уровня. В курсе есть: 1. Работа в Vivado 2. Разработка кода на VHDL и Verilog 3. Использование атрибутов синтеза 4. Сборка софт-процессорной системы на базе MicroBlaze 5. Создание проектных ограничений 6. Работа с Tcl консолью и создание скрипта на Tcl 7. Работа в SDK и разработка C кода для софт-процессорной системы 8. Подключение и отладка проекта с использованием ILA Поскольку курс закончился и проект был завершён, выкладываю его здесь. Надеюсь начинающим пригодится.
|
|
Zynq-7000 [14]
Осваиваем работу с системой на кристалле Zynq-7000
|
|
Среды разработки [2]
Vivado, SDK, SDAccel, SDSoC, VITIS и тд.
|
|
Отладочные платы [0]
Отладочные платы на FPGA/SoC компании Xilinx
|
|
СнК и софт процессоры [0]
Zynq, MicroBlaze, PicoBlaze, Arm Cortex-Mx
|
|
Прочее [6]
Другие статьи по Xilinx
|
Объявления
Случайные статьи
Статистика
Статьи из раздела: Xilinx
Раздел: Xilinx
FPGA начального уровня :: Часть 3.1 :: Разработка PUF на HDL
Здравствуйте друзья. C вами проект http://fpga-systems.ru. Мы продолжаем курс по проектированию на FPGA для разработчиков начального уровня.
В этом видео мы приступаем к разработке HDL кода и реализуем один из самых простых компонентов Arbiter PUF - мультиплексор.
Мы подробно проходим по каждому этапу проектирования: начиная от создания каталога и проекта в среде Xilinx Vivado и заканчивая анализом результатов синтеза.
Разработка ведется как на VHDL так и на Verilog, поэтому ни кто не останется в обиде. В целом всё очень схоже, в чём Вы сами сможете убедиться.
4250
FPGA начального уровня :: часть 2 :: PUF и структура проекта
Здравствуйте друзья. Мы продолжаем курс лекций по проектированию на FPGA для разработчиков начального уровня. Сегодня мы с Вами рассмотрим что такое физически неклонируемая функция и обсудим структуру предстоящего проекта.
4234
0
FPGA начального уровня :: Часть 1 :: Обзор
Здравствуйте друзья. Представляем Вам курс по проектированию на FPGA для разработчиков начального уровня.
6544
0
Читаем ДНК ПЛИС (Часть 1)
В этой статье рассмотрен аппаратный блок DNA_PORT ПЛИС Xilinx, который хранит уникальный номер FPGA, способный помочь Вам защитить Ваши проекты от копирования и вести учёт версий и отдельных копий прошивки. Использованный демонстрационный проект собран с помощью IP Integrator, который, начиная с версии Vivado 2017.1, поддерживает схемотехническое соединение модулей, написанных на SystemVerilog, Verilog и VHDL. Приведены полное описание модуля DNA_PORT, пошаговая инструкция по сборке проекта, результаты его поведенческого моделирования и аппаратной проверки, выполненной с помощью Logic Analyzer.
10996
0
Vivado reprorts => report_clock_networks
Рассматриваем и разбираем отчёты Vivado. Эта статья посвящена report_clock_networks
5369
0
Программирование загрузочной FLASH для запуска MicroBlaze
В этой статье описаны варианты создания загрузочного файла для FLASH выполняющего запуск MicroBlaze при включении питания.
12976
4
0