Статьи из категории: Обзор

Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Обзор [2]

Обзорные статьи

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия работа москва AI lattice intel systemverilog microblaze PUF Intel FPGA CNN VHDL семинар FPGA Questa Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI sp701 verilog Altera обучение hls Zynq Minized тренинг ACAP arty воркшоп netlist ПЛИС Verification hdl zcu104 pynq efpga Ethernet agilex Achronix Alveo отладочные платы spartan-7 adam taylor aldec sta static timing analysis временянки статический временной анализ vitis spi #RTL ultra96 microchip polarfire gowin ии ML #Verilog silexica asic profpga microsemi risc-v Arm uvm Vitis AI Python нейронные сети #syntacore #RISC-V microzed MATLAB efinix Linux oneapi Ultrascale верификация Отладка машинное обучение soc Начинающим СТРИМ RTL plc2 #ASIC quicklogic Git altera fpga цос Clock

Статистика

Онлайн всего: 1

Гостей: 1

Пользователей: 0

Simulation, modelsim, верификация, gowin

Запуск симуляции IP-ядер фирмы GoWiN

При разработке под GOWIN нередко возникает необходимость произвести моделирование блока, в состав которого входит набор IP ядер. Поскольку собственного инструмента моделирования на момент версии 1.9.8.10 нет, а решение DS Cloud может быть недоступно, необходимо самостоятельно решить этот вопрос.

6987

tang nano, gowin

Китай, GOWIN, АО "Восток", ПЛИС - лучше меньше, да лучше!

То, что Китай научился разрабатывать собственные ПЛИС было мне известно и раньше. Подолгу разглядывая на aliexpress плату разработчика на EG4S20 я взвешивал аргументы в пользу купить и попробовать. Однако, почти сразу, останавливала неизвестность со средой разработки - "а ну как там на чистом китайском иероглифическом языке весь интерфейс будет выполнен?" Благодаря новости, а особенно комментарию от сотрудника АО “Восток” под ней о том, что "среда вполне себе на дружественном английском, да и за лицензией обращаться можно в АО “Восток”"- все сомнения были развеяны и энтузиазм разгорелся с новой силой. Плата разработчика Lichee Tang Nano была куплена по сходной цене, а лицензии на IDE GOWIN и Synplify практически тут же получены от АО “Восток”.

16252

Чуть больше преимуществ для наших патронов на boosty

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

FPGA карточки

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Продам FMC-loopback, PCIe-loopback

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

RTL designer

Senior MCU designer/architect

Инженер по верификации CPU IP

RTL verification engineer

Разработчик FPGA (ПЛИС)

Ищем Разработчиков С/Linux

Случайные статьи

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Осваиваем Zynq-7000S с бесплатной отладкой

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (разделы 1, 2, 3)

Применение System Generator для моделирования HDL-блоков на примере системы автоматической регулировки усиления

Minized: ZynqHW : 04 : Лекция №2

Вычисление двоичного логарифма итерационным методом на ПЛИС

Основы статического временного анализа. Часть 2.1: System Synchronous Input Delay Constraint.

Запускаем сервис бесплатной аренды отладочных плат с FPGA и не только с FPGA

Долой RTL описание регистров! (перевод)

Основы статического временного анализа. Часть 4: Source Synchronous Output Delay Constraint.

Статистика

Статьи из категории: Обзор

Последние статьи нашего сообщества

Xilinx AXI Stream DMA

К формальной проверке

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Формальная верификация с SymbiYosys

Сага о светодиодах. Часть 4.

Запуск симуляции IP-ядер фирмы GoWiN

QuickSilicon: платформа с задачами на разработку RTL

FPGA openSource tools

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Clock Domain Crossing

Вебинар (состоится )

Статическая и динамическая верификация CDC для IP-блоков на основе AXI4 Stream

Вебинар (состоится )

Разработка и развитие Verilog и SystemVerilog

Мероприятия (состоится )

Глава РАН провёл сессию о государственной политике в сфере электроники

Мероприятия (состоится )

Президент РАН Геннадий Красников открыл юбилейный форум «Микроэлектроника 2024»

Мероприятия (состоится )

Юбилейный Российский форум «Микроэлектроника 2024»: 10 лет развития и успеха!

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Объявления

FPGA карточки

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Продам FMC-loopback, PCIe-loopback

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

RTL designer

Senior MCU designer/architect

Инженер по верификации CPU IP

RTL verification engineer

Разработчик FPGA (ПЛИС)

Ищем Разработчиков С/Linux