Набираю команду - Набираю команду - Доска объявлений - FPGA-Systems

Встреча ПЛИСоводов в Мск, СПб, Минске и Томске

Разделы сайта

Новости Статьи Доска объявлений

портал инженерной культуры

Телеграм чат Live

Выберите категорию

Набираю команду [1]

Поиск энтузиастов, готовых присоединиться к проекту

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия AI lattice intel systemverilog microblaze PUF Intel FPGA CNN VHDL семинар FPGA Questa GPU Cortex Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI sp701 verilog обучение hls Zynq Minized тренинг ACAP arty воркшоп netlist ПЛИС Verification hdl zcu104 fsb Pentagon pynq efpga Ethernet agilex Achronix hbm Alveo spartan-7 отладочные платы adam taylor aldec do-254 exostiv sta vitis ultra96 microchip polarfire gowin mpsoc ии ML silexica fpga-systems asic profpga pcie risc-v antmicro Arm uvm Vitis AI нейронные сети axi microzed MATLAB efinix Linux petalinux oneapi Ultrascale mentor OpenCL верификация Отладка машинное обучение soc PCI Express Начинающим СТРИМ catapult RTL plc2 quicklogic Clock

Статистика

Онлайн всего: 4

Гостей: 4

Пользователей: 0

Вакансия Ведущий/Старший инженер-верификатор

212

0

Чуть больше преимуществ для наших патронов на Patreon

Последние статьи нашего сообщества

Есть мнение

InnovateFPGA: как конъюнктура и следование ложным трендам угробили один из лучших конкурсов по разработке на ПЛИС

Подробнее

Общее

Сага о светодиодах. Часть 2. Разделяй и управляй

Подробнее

Общее

Сага о светодиодах

Подробнее

Общее

Основы статического временного анализа. Часть 3: Source Synchronous Input Delay Constraint.

Подробнее

Познавательное

Что внутри ПЛИС или то, о чем не говорят в обучающих видео

Подробнее

Общее

Основы статического временного анализа. Часть 2.2: System Synchronous Output Delay Constraint.

Подробнее

Познавательное

Технология встроенных FPGA (eFPGA): прошлое настоящее и будущее

Подробнее

VHDL

Реализация базовых компонентов ЦОС: КИХ фильтр

Подробнее

Инструкции к сайту

Игра: Create FPGA Content

Подробнее

Общее

Основы статического временного анализа. Часть 2.1: System Synchronous Input Delay Constraint.

Подробнее

Все статьи

Календарь актуальных событий и мероприятий

Мероприятия (состоится )

UzE-TechExpo 2022 – пилотная выставка электротехнической промышленности

Подробнее

Мероприятия (состоится )

Российская неделя высоких технологий и выставка Связь - 2022

Подробнее

Мероприятия (состоится 6-7 апр 2022)

VIII Всероссийская конференция Технологии разработки и отладки сложных технических систем

Подробнее

Мероприятия (состоится )

Премия Electronica

Подробнее

Вебинар (состоится )

Использование Catapult HLS для SW/HW разработки микросхемы ИИ ускорителя в Harvard University

Подробнее

Вебинар (состоится )

Вебинар: Common Mistakes in VHDL 26.01.2022

Подробнее

Мероприятия (состоится )

Семинар «Kria KV260 Vision AI Starter Kit & System-on-Module»

Подробнее

Вебинар (состоится )

Введение в Questa Lint и Questa CDC для разработчиков

Подробнее

Вебинар (состоится )

Xilinx Technologies for New Space / Space 2.0

Подробнее

Вебинар (состоится 15-дек-2021)

Повышаем качество RTL кода

Подробнее

Все предстоящие события

Объявления

Ищу сотрудников

Вакансия: FPGA-разработчик в компанию Antilatency (Лимасол, Кипр)

Подробнее

Набираю команду

Вакансия Ведущий/Старший инженер-верификатор

Подробнее

Ищу сотрудников

Инженер разработчик ПЛИС / FPGA developer / Инженер – электроник

Подробнее

Ищу сотрудников

Инженер-программист (FPGA/RTL) (Middle/Senior) (Pulsar) (Литва) (Релокация в Вильнюс)

Подробнее

Ищу сотрудников

Ищем начинающих ПЛИСоводов для тестирования компонентов

Подробнее

Ищу сотрудников

Ведущий разработчик FPGA

Подробнее

Ищу сотрудников

Вакансия: Старший FPGA/RTL Инженер

Подробнее

Ищу сотрудников

FPGA-программист в компанию Микран, г. Томск

Подробнее

Ищу сотрудников

Senior FPGA and Firmware Engineer position in Zurich, Switzerland

Подробнее

Ищу сотрудников

Вакансия в Интел - FPGA and ASIC engineer

Подробнее

Все объявления

ePN