Доска объявлений - FPGA-Systems

Встреча ПЛИСоводов в Мск и СПб

Начните статью со страницы мотивации

Ищите работу?

jooble - поиск вакансий

Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Куплю/Продам/Отдам [1]

Объявления о купле/продаже

Работа [15]

Поиск работодателей, сотрудников, фриланс

Набираю команду [1]

Поиск энтузиастов, готовых присоединиться к проекту

Объявления

Случайные статьи

aldec Webinar Xilinx tcl SDK вебинар cdc ip integrator Vivado microblaze конференция dsp вакансия AI lattice intel systemverilog PUF Intel FPGA Quartus CNN VHDL семинар FPGA GPU Cortex Simulink Synopsys zynq-7000 zynqhw Versal sigasi MIPI sp701 verilog обучение hls Zynq Minized тренинг ACAP arty воркшоп netlist ПЛИС hdl Verification zcu104 fsb Pentagon pynq efpga agilex Achronix hbm Alveo отладочные платы spartan-7 adam taylor do-254 vitis spi ultra96 microchip polarfire gowin mpsoc ии ML silexica fpga-systems asic profpga pcie risc-v antmicro Arm uvm Vitis AI Python нейронные сети axi microzed MATLAB efinix Linux oneapi Ultrascale mentor OpenCL верификация Отладка машинное обучение soc PCI Express Начинающим СТРИМ RTL plc2 quicklogic

Статистика

Онлайн всего: 2

Гостей: 2

Пользователей: 0

Страницы : 1 2 »

Linux, Xilinx, Simulink

Инженер-разработчик на ПЛИС Москва\Удаленка\Гибрид, гибкий график full time

182

0

Cadence, Synopsys, netlist, sdc, MBIST, sta, dft, Ate

DFT Engineer/ Senior Engineer

261

0

Ищу ментора / наставника под проект

162

0

verilog, systemverilog

FPGA разработчик. Полная занятость (Москва)

52

0

Field Application Engineer

130

0

intel, VHDL, verilog, P4, FPGA, hdl, Lead, RTL

Intel FPGA Software Engineering Lead

175

0

Xelium, функциональная верификация, uvm, RTL, soc, systemverilog

Старший Инженер, Инженер по UVM верификации

199

7

Требуется инженер-программист ПЛИС г. Москва

242

0

FPGA IP Component Engineer

318

0

Открыта вакансия "Инженер-разработчик"

292

0

Чуть больше преимуществ для наших патронов на Patreon

Последние статьи нашего сообщества

Познавательное

Поточное вычисление двоичного логарифма

Подробнее

Верификация

Верификация проблем с пересечением тактовых сигналов в ПЛИС с помощью ALINT-PRO

Подробнее

SystemVerilog

Статическое в SystemVerilog

Подробнее

Xilinx Vivado

Стратегии оптимизации HDL-кода и синтезатора нетлиста для FPGA

Подробнее

Инструкции к сайту

Оформление статей для сборника

Подробнее

Общее

Основы статического временного анализа. Часть 1: Period Constraint.

Подробнее

Познавательное

Вычисление двоичного логарифма итерационным методом на ПЛИС

Подробнее

Познавательное

Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки

Подробнее

Познавательное

NaN boxing

Подробнее

Прочее

Быстрый старт: поднимаем PCIe (xdma)

Подробнее

Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 14-окт-2021)

Вебинар от ALDEC: Краевые случаи как источник ошибок при проектировании ПЛИС

Подробнее

Вебинар (состоится 21-окт-2021)

История FPGA с Kapil Shankar

Подробнее

Вебинар (состоится )

UVM для FPGA (часть 4): стандарт IEEE 1800.2 - изменения UVM

Подробнее

Вебинар (состоится )

Портирование свёрточных нейронных сетей на платформу Xilinx Zynq Ultrascale Plus и ускорение их работы

Подробнее

Вебинар (состоится )

Двухдневный семинар по Xilinx Versal от Doulos 15-16.09 или 29-30.09 без оплаты.

Подробнее

Мероприятия (состоится )

Конкурс от Xlinix "Adaptive Computing Challenge 2021"

Подробнее

Мероприятия (состоится 14-16 сен 2021)

Сколковская школа синтеза цифровых схем снова открывает свои двери!

Подробнее

Вебинар (состоится 2 сен 2021)

Что нового в OSVVM?

Подробнее

Вебинар (состоится 7-сен-2021)

SoM-модули Kria – ускорение и удешевление разработки устройств с машинным зрением и ИИ. Теория и практика.

Подробнее

Мероприятия (состоится )

Российский Форум Микроэлектроника-2021, 3–9 октября 2021 года, Алушта

Подробнее

Все предстоящие события