Доска объявлений - FPGA-Systems

Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Куплю/Продам/Отдам [0]

Объявления о купле/продаже

Работа [12]

Поиск работодателей, сотрудников, фриланс

Набираю команду [1]

Поиск энтузиастов, готовых присоединиться к проекту

Объявления

Случайные статьи

aldec Webinar Xilinx tcl SDK вебинар cdc ip integrator Vivado microblaze конференция AI lattice fpga начального уровня intel systemverilog PUF Intel FPGA Quartus CNN DMA VHDL семинар FPGA deep learning GPU Cortex Simulink Synopsys zynq-7000 zynqhw Versal sigasi MIPI sp701 verilog обучение hls Zynq Minized тренинг ACAP arty воркшоп design checkpoint Eco netlist ПЛИС Verification hdl zcu104 fsb Pentagon mcp3201 pynq efpga OpenCV Ethernet agilex Achronix hbm Alveo отладочные платы spartan-7 adam taylor do-254 exostiv vitis spi microchip polarfire gowin mpsoc ии ML silexica fpga-systems profpga maxfield pcie risc-v antmicro Arm uvm Vitis AI crosslink-nx нейронные сети microzed MATLAB efinix trion Linux petalinux oneapi Ultrascale mentor верификация СТРИМ plc2 quicklogic

Статистика

Онлайн всего: 1

Гостей: 1

Пользователей: 0

Страницы : 1 2 »

systemverilog, verilog

FPGA разработчик. Полная занятость (Москва)

282

0

Zynq поиск фрилансера

259

0

Ведущий разработчик устройств на FPGA

250

0

VHDL, fft, FPGA, CMOS, Vivado, synthesis, asic, verilog

Вакансия FPGA Engineer (ASIC) в R&D Huawei, Москва

270

0

Senior FPGA developer, high frequency trading

485

0

Разработчик FPGA беспилотных автомобилей (ЦОС), Яндекс

552

0

Вакансия разработчика ASIC/FPGA в АО «НПП «Цифровые решения»

497

0

Инженер-верификатор (UVM)

439

0

Вакансия "Ведущий разработчик FPGA"

266

0

Вакансия: Ведущий разработчик ПЛИС, Москва, компания QRATE, от 120.000 рублей

794

0

Последние статьи нашего сообщества

SystemVerilog

UVM тест таблицы sin/cos

Подробнее

Познавательное

FPGA или микроконтроллер: что же выбрать?

Подробнее

Познавательное

Обзор научных работ, связанных с FPGA

Подробнее

Аналитика и обзоры

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Подробнее

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Подробнее

Vunit

Проведение тестирования проекта с помощью VUnit

Подробнее

Познавательное

Разработка на FPGA – Хорошая, плохая и отторгающая

Подробнее

Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 29-01-2021)

Xilinx Versal ACAP - от ПЛИС к платформе

Подробнее

Мероприятия (состоится 20-01-2021)

Intel FPGA Technology Day EMEA

Подробнее

Мероприятия (состоится )

QuickSilicon зимний хакатон

Подробнее

Вебинар (состоится 14-01-2021)

Microchip PolarFire® SoC FPGA - часть 4

Подробнее

Вебинар (состоится 22.01.2021)

Модельное проектирование ПЛИС и ASIC в контексте функциональной безопасности

Подробнее

Мероприятия (состоится 25.01-19.02 2021)

Школа FPGA/SoC для применения в атомной промышленности и связанной с ней приборостроении

Подробнее

Мероприятия (состоится )

Доступны материалы конференции Synopsys Verification Day 2020

Подробнее

Вебинар (состоится )

Глубокое обучение на FPGA

Подробнее

Вебинар (состоится )

Вебинар: Верификация с использованием OSVVM

Подробнее

Вебинар (состоится )

«Временные ограничения и анализ в Vivado» – совместный вебинар Макро Групп и PLC2, авторизованного тренинг-партнёра Xilinx

Подробнее

Все предстоящие события