Архив новостей из мира FPGA

Статья про UVVM от Клайва Максфилда

«Я рад (хотя и озадачен) сообщить вам, что дела, похоже, улучшаются в отношении верификации проектов FPGA, ASIC и систем на кристалле (SoC). Причина, по которой я говорю это, заключается в том, что в последний раз, когда я обращал внимание на эту область, люди говорили, что этапы проектирования и верифи ... Читать дальше »

209

0

интервью с Н.А.Шелепиным «О сегодняшнем развитии технологий и компонентов микро- и наноэлектроники»

О сегодняшнем развитии технологий и компонентов микро- и наноэлектроники мы поговорили с д.т.н., проф. Н.А. Шелепиным. Николай Алексеевич является модератором Секции №4 на российском форуме «Микроэлектроника 2021», и как никто другой знаком с научно-исследовательской работой по тематике микро- и наноэлектроники и положением дел в отрасли. ... Читать дальше »

577

0

PY-UVM

Ну что ж, медленно, но верно оно все-таки случилось. Python добрался и до UVM. Встречайте уже второй релиз PY-UVM 2.0

Информация по теме: ... Читать дальше »

648

0

Интервью с генеральным директором АО «НИИМА «Прогресс»

В преддверии Форума «Микроэлектроника-2021» — главного события для отечественных разработчиков микроэлектронных компонентов, генеральный директор АО «НИИМА «Прогресс» Захар Константинович Кондрашов рассказал про ситуацию и последние тенденции в отрасли. ... Читать дальше »

694

0

Идеи проектов для FPGA

• Хочется сделать что-нибудь на FPGA, но нет идей?
• Нужно выбрать тему проекта для диплома?
• Просто хочется прокачать свои навыки?

Возможно, готовые списки проектов смогут помочь!

1. ... Читать дальше »
   

   1205

   

   0

Ускорение масштабирования изображений с помощью CNN на FPGA

Процесс создания изображений с высоким разрешением из изображения с низким разрешением требует идентификации недостающих пикселей. Заполнение “пиксельных пустот” возможно устранить с помощью различных методов машинного обучения. Из всего многообразия методов сверточные нейронные сети выделяются свое ... Читать дальше »

481

0

Verismith: поиск багов в синтезаторах для FPGA

Любопытная статья 2020 года о поиске багов в синтезаторах логики с помощью инструмента с открытым кодом. Инструмент, разработанный авторами (Yann Herklotz, John Wickerson), генерирует случайный модуль на Verilog. Результат синтеза случайного модуля сверяется с исходным RTL. Авторы использовали свою разработку, чтобы ... Читать дальше »

427

0

6 Способов расширения функциональности вашей отладочной платы с ПЛИС

Если вы когда-нибудь задумаете сделать свою отладочную плату бюджетного ценового диапазона, то вам наверняка будет полезно знать про общепринятые стандартные интерфейсы подключения внешней периферии: датчиков, камер, дисплеев и тд. В этой заметке вы ... Читать дальше »

610

0

Разработка систем SDR с использованием Aldec HES

По мере развития телекоммуникационных технологий наблюдается постоянно растущая тенденция к разработке высокопроизводительных систем радиосвязи. 

Программно-определяемое радио (SDR) является ярким примером. Значительную часть цифровой обработки сигналов стало возможно выполнять на пр ... Читать дальше »

1046

0

Мега проект - 100 RISC-V ядер в FPGA

Отличный проект, в котором есть и безумие и практика. Ânderson Ignacio da Silva в своем блоге написал небольшой обзор того, как он сумел заимплементить сеть-кристалле из 100 объединённых RISC-V ядер. Как пишет сам Ânderson:  ... Читать дальше »

770

0