Выберите категорию
|
Вебинар
[147]
Вебинары по FPGA и языкам проектирования для ПЛИС
|
|
Заметка
[56]
Небольшие заметки по использованию технологии FPGA/ПЛИС
|
| Руководство [53] |
|
Мероприятия
[27]
Семинары, конференции, встречи
|
|
Анонсы
[15]
Свежие новости и релизы из мира FPGA
|
|
Новинки
[49]
Новые изделия на базе FPGA
|
| Стрим [3] |
Объявления
Случайные статьи
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 3
Подробнее
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS. Часть 1
Подробнее
Верификация
Верификация проблем с пересечением тактовых сигналов в ПЛИС с помощью ALINT-PRO
Подробнее
Статистика
Архив новостей из мира FPGA
интервью с Н.А.Шелепиным «О сегодняшнем развитии технологий и компонентов микро- и наноэлектроники»
О сегодняшнем развитии технологий и компонентов микро- и наноэлектроники мы поговорили с д.т.н., проф. Н.А. Шелепиным. Николай Алексеевич является модератором Секции №4 на российском форуме «Микроэлектроника 2021», и как никто другой знаком с научно-исследовательской работой по тематике микро- и наноэлектроники и положением дел в отрасли.
...
Читать дальше »
361 
PY-UVM
Ну что ж, медленно, но верно оно все-таки случилось. Python добрался и до UVM. Встречайте уже второй релиз PY-UVM 2.0 Информация по теме: ... Читать дальше »
415 
0 
Интервью с генеральным директором АО «НИИМА «Прогресс»
В преддверии Форума «Микроэлектроника-2021» — главного события для отечественных разработчиков микроэлектронных компонентов, генеральный директор АО «НИИМА «Прогресс» Захар Константинович Кондрашов рассказал про ситуацию и последние тенденции в отрасли. ... Читать дальше »
513
0 
Идеи проектов для FPGA
Возможно, готовые списки проектов смогут помочь! 
Ускорение масштабирования изображений с помощью CNN на FPGA
Процесс создания изображений с высоким разрешением из изображения с низким разрешением требует идентификации недостающих пикселей. Заполнение “пиксельных пустот” возможно устранить с помощью различных методов машинного обучения. Из всего многообразия методов сверточные нейронные сети выделяются свое ... Читать дальше »
349
0 
Verismith: поиск багов в синтезаторах для FPGA
Любопытная статья 2020 года о поиске багов в синтезаторах логики с помощью инструмента с открытым кодом. Инструмент, разработанный авторами (Yann Herklotz, John Wickerson), генерирует случайный модуль на Verilog. Результат синтеза случайного модуля сверяется с исходным RTL. Авторы использовали свою разработку, чтобы ... Читать дальше »
282
0 
6 Способов расширения функциональности вашей отладочной платы с ПЛИС
Если вы когда-нибудь задумаете сделать свою отладочную плату бюджетного ценового диапазона, то вам наверняка будет полезно знать про общепринятые стандартные интерфейсы подключения внешней периферии: датчиков, камер, дисплеев и тд. В этой заметке вы ... Читать дальше »
434
0 
Разработка систем SDR с использованием Aldec HES
По мере развития телекоммуникационных технологий наблюдается постоянно растущая тенденция к разработке высокопроизводительных систем радиосвязи. Программно-определяемое радио (SDR) является ярким примером. Значительную часть цифровой обработки сигналов стало возможно выполнять на пр ... Читать дальше »
682
0 
Мега проект - 100 RISC-V ядер в FPGA
Отличный проект, в котором есть и безумие и практика. Ânderson Ignacio da Silva в своем блоге написал небольшой обзор того, как он сумел заимплементить сеть-кристалле из 100 объединённых RISC-V ядер. Как пишет сам Ânderson: ... Читать дальше »
587
0 
Решаем судоку на SystemVerilog
Наткнулся на пару любопытных заметок по не совсем традиционному использованию SystemVerilog. Автор сделал две заметки (раз и ... Читать дальше »
570
0 |
0