Архив новостей из мира FPGA

1 2 3 »

Материалы по результатам вебинара по продукции GoWin

20 октября состоялся вебинар, посвященный продукции GoWin. По результатам вебинара предоставлены материалы: https://yadi.sk/d/-C2rQxzmuevyvQ?w=1

В них вы найдете ... Читать дальше »

56

0

Компания Microchip приобретает HLS разработчика LegUp

Компания Microchip Technology приобрела компанию LegUp Computing из Торонто, расширив свой стек решений edge compute на базе FPGA с помощью инструмента высокоуровнего синтеза high-level synthesis (HLS).

Инструмент LegUp HLS, как и любой другой HLS инструмент,  фокусируется на ускорении разрабо ... Читать дальше »

85

0

О подключении второго HDMI монитора к Raspberry Pi3 через DPI интерфейс и FPGA плату

С помощью FPGA платы Marsohod2rpi можно конвертировать сигналы DPI (Display Parallel Interface) на разъеме GPIO микрокомпьютера Raspberry Pi3 в сигналы HDMI. Видео выше демонстрирует работу этого проекта. Монитор справа подключен через штатный HDMI разъем Raspberry, а монитор слева подключен через плату FPGA, которая подключена через GPIO микрокомпьютера. ... Читать дальше »

75

0

IDE и язык VHDP для упрощения разработки на базе MAX10

Проект VHDPlus - это новый язык (VHDP) и новая IDE для того, чтобы снизить порог вхождения для начинающих знакомиться с ПЛИС. ... Читать дальше »

197

0

Intel анонсировал новые платформы Smart NIC

Intel Corp. на днях представил две новые NIC-платформы (NIC - Network Interface Card), продолжая подчеркивать важность повышения производительности ЦОДов. Представленные две новые платформы - FPGA SmartNIC C5000X и  Silicom FPGA SmartNIC N5010 - предлагаются для ускорения управления трафиком данных в обл ... Читать дальше »

64

0

Высокоуровневое программирование FPGA для терабитных линий связи

Что такое частота семплирования 5кГц? Для цифровой обработки сигналов даже на микроконтроллере такое число звучит вполне посильно. Однако, в задаче оптической связи между спуником и наземной станцией, где на последней расположен массив линз, каждая из которых фокусирует изображение на часть сенсора камеры, калибруемых ... Читать дальше »

198

0

Заметка: 5 Вызовов для высокоуровнего синтеза на ПЛИС

Любопытная заметка появилась на сайте компании Silexica. John Inkeles рассматривает 5 пять проблем, с которыми приходится сталкиваться при использовании HLS для проектирования ПЛИС:

1. Что делать с не синтезируемой частью С/С++ кода?
2. Не привязанный к железке С/С++ код
3. Определение  па ... Читать дальше »

178

0

Заметка: Vivado подскажет, как свести тайминги в проекте

Что делать, если тайминги вашего проекта не сходятся? Как найти эти места и как исправить положение?

Ответы вопросы вам поможет найти сама среда разработки - Xilinx Vivado. В Vivado есть просто невероятное количество отчётов, формируемых по ходу маршрута проектирования вашего проекта. И ... Читать дальше »

354

0

Очень маленькая FPGA плата M02mini от marsohod.org

Команда проекта marsohod.org сообщила о выходе новой очень маленькой FPGA платы M02mini на базе чипа Intel MAX10 10M02DCV36C8.

Плата представляет собой US ... Читать дальше »

661

0

Проведение тестирования проекта с помощью VUnit

Участник сообщества с ником lohmatiy подготовил перевод статьи компании Dornerworks, рассказывающей об утилите Vunit -  среды тестирования на основе Python, упрощающей проведение тестирования проектов ПЛИС. В статье есть не ... Читать дальше »

228

0

1-10 11-20 21-25

Последние статьи нашего сообщества

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Подробнее

Vunit

Проведение тестирования проекта с помощью VUnit

Подробнее

Познавательное

Разработка на FPGA – Хорошая, плохая и отторгающая

Подробнее

Microblaze

Создание многопроцессорной системы в Vitis: Zynq + MicroBlaze

Подробнее

Обзор

Китай, GOWIN, АО "Восток", ПЛИС - лучше меньше, да лучше!

Подробнее

Среды разработки

Создание пользовательского IP-ядра в Qsys/Platform Designer

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 16.11.2020)

Преодоление энергетических, габаритных и других конструктивных ограничений с помощью возможностей Плис

Подробнее

Вебинар (состоится 28.10.2020)

Написание структурированных тестбенчей на VHDL

Подробнее

Вебинар (состоится 17-19.11.2020)

Виртуальная конференция 'Функциональная безопасность'

Подробнее

Вебинар (состоится )

Вебинар: презентация HLS решений для ASIC/FPGA от компании Silexica

Подробнее

Вебинар (состоится 20.10.2020)

Вебинар: продукция компании GoWin

Подробнее

Вебинар (состоится )

Вебинар: Констрейнты и рекомендации по проектированию для FPGA от Synopsys

Подробнее

Вебинар (состоится )

Верификация IP-ядра PCIe в FPGA-симуляторе Riviera-PRO

Подробнее

Вебинар (состоится )

Вебинар: Введение в решения по машинному обучению от Gowin

Подробнее

Вебинар (состоится )

Вебинар: Построение систем видеообработки на ПЛИС Intel

Подробнее

Вебинар (состоится )

Онлайн конференция: CadenceCONNECT

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку