Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Вебинар [161]

Вебинары по FPGA и языкам проектирования для ПЛИС

Заметка [59]

Небольшие заметки по использованию технологии FPGA/ПЛИС

Руководство [53]

Мероприятия [39]

Семинары, конференции, встречи

Анонсы [20]

Свежие новости и релизы из мира FPGA

Новинки [63]

Новые изделия на базе FPGA

Стрим [5]

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия работа москва AI lattice intel systemverilog microblaze PUF Intel FPGA CNN VHDL семинар FPGA Questa Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI sp701 verilog Altera обучение hls Zynq Minized тренинг ACAP arty воркшоп netlist ПЛИС Verification hdl zcu104 pynq efpga Ethernet agilex Achronix Alveo отладочные платы spartan-7 adam taylor aldec sta static timing analysis временянки статический временной анализ vitis spi #RTL ultra96 microchip polarfire gowin ии ML #Verilog silexica asic profpga microsemi risc-v Arm uvm Vitis AI Python нейронные сети #syntacore #RISC-V microzed MATLAB efinix Linux oneapi Ultrascale верификация Отладка машинное обучение soc Начинающим СТРИМ RTL plc2 #ASIC quicklogic Git altera fpga цос Clock

Статистика

Онлайн всего: 5

Гостей: 4

Пользователей: 1

KeisN13

Архив новостей из мира FPGA

1 2 3 4 5 6 »

Вредоносные атаки с внедрением ошибок в FPGA

В статье обсуждается новая методика атак с использованием ошибок, направленных на программируемые логические интегральные схемы (ПЛИС), особенно в процессе частичной реконфигурации в облачных средах. По мере того как ПЛИС всё шире интегрируются в инфраструктуры облачных вычислений для задач вроде ускорения искусстве ... Читать дальше »

312

resources, courses, VHDL, verilog, hls, FPGA, links

Ссылки на материалы для начинающих и опытных

Публикация на Reddit в r/FPGA, в которой собраны ссылки на материалы по FPGA. Комментарии не м ... Читать дальше »

2829

Статья про UVVM от Клайва Максфилда

«Я рад (хотя и озадачен) сообщить вам, что дела, похоже, улучшаются в отношении верификации проектов FPGA, ASIC и систем на кристалле (SoC). Причина, по которой я говорю это, заключается в том, что в последний раз, когда я обращал внимание на эту область, люди говорили, что этапы проектирования и верифи ... Читать дальше »

2880

Микроэлектроника, Интервью

интервью с Н.А.Шелепиным «О сегодняшнем развитии технологий и компонентов микро- и наноэлектроники»

О сегодняшнем развитии технологий и компонентов микро- и наноэлектроники мы поговорили с д.т.н., проф. Н.А. Шелепиным. Николай Алексеевич является модератором Секции №4 на российском форуме «Микроэлектроника 2021», и как никто другой знаком с научно-исследовательской работой по тематике микро- и наноэлектроники и положением дел в отрасли. ... Читать дальше »

3208

0

Python, верификация, pyuvm, uvm

PY-UVM

Ну что ж, медленно, но верно оно все-таки случилось. Python добрался и до UVM. Встречайте уже второй релиз PY-UVM 2.0

Информация по теме: ... Читать дальше »

3312

микроэлектроника-2021, Интервью

Интервью с генеральным директором АО «НИИМА «Прогресс»

В преддверии Форума «Микроэлектроника-2021» — главного события для отечественных разработчиков микроэлектронных компонентов, генеральный директор АО «НИИМА «Прогресс» Захар Константинович Кондрашов рассказал про ситуацию и последние тенденции в отрасли. ... Читать дальше »

3329

проекты, Projects, идеи, FPGA, Диплом

Идеи проектов для FPGA

Хочется сделать что-нибудь на FPGA, но нет идей?
Нужно выбрать тему проекта для диплома?
Просто хочется прокачать свои навыки?

Возможно, готовые списки проектов смогут помочь!

... Читать дальше »

3741

0

hls, CNN, Image Processing, FPGA

Ускорение масштабирования изображений с помощью CNN на FPGA

Процесс создания изображений с высоким разрешением из изображения с низким разрешением требует идентификации недостающих пикселей. Заполнение “пиксельных пустот” возможно устранить с помощью различных методов машинного обучения. Из всего многообразия методов сверточные нейронные сети выделяются свое ... Читать дальше »

3075

logic synthesis, синтез, синтезатор, Баг, verilog, test case reduction, fuzzing

Verismith: поиск багов в синтезаторах для FPGA

Любопытная статья 2020 года о поиске багов в синтезаторах логики с помощью инструмента с открытым кодом. Инструмент, разработанный авторами (Yann Herklotz, John Wickerson), генерирует случайный модуль на Verilog. Результат синтеза случайного модуля сверяется с исходным RTL. Авторы использовали свою разработку, чтобы ... Читать дальше »

2941

отладочная плата

6 Способов расширения функциональности вашей отладочной платы с ПЛИС

Если вы когда-нибудь задумаете сделать свою отладочную плату бюджетного ценового диапазона, то вам наверняка будет полезно знать про общепринятые стандартные интерфейсы подключения внешней периферии: датчиков, камер, дисплеев и тд. В этой заметке вы ... Читать дальше »

3092

1-10 11-20 21-30 31-40 41-50 51-59

Чуть больше преимуществ для наших патронов на boosty

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

FPGA карточки

Инженер по верификации

Вакансия разработчик FPGA

Разработчик FPGA (ПЛИС) Senior

RTL designer

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

FPGA программист

FPGA разработчик

Продам FMC-loopback, PCIe-loopback

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

Случайные статьи

Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 5)

Minized: ZynqHW : 07 : Лабораторная работа №3

Сага о светодиодах. Часть 3. Ведомая сторона.

SP701 + PCAM-5C + 15 Минут+ VITIS = Easy MIPI на FPGA

Запускаем сервис бесплатной аренды отладочных плат с FPGA и не только с FPGA

Технология встроенных FPGA (eFPGA): прошлое настоящее и будущее

Vivado: Picasso mode

FPGA начального уровня :: Часть 4 :: Сборка процессорной системы на MicroBlaze

Интерфейсы :: SPI :: Часть 2:: Варианты реализации

Статистика

Архив новостей из мира FPGA

Последние статьи нашего сообщества

Xilinx AXI Stream DMA

К формальной проверке

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Формальная верификация с SymbiYosys

Сага о светодиодах. Часть 4.

Запуск симуляции IP-ядер фирмы GoWiN

QuickSilicon: платформа с задачами на разработку RTL

FPGA openSource tools

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Clock Domain Crossing

Вебинар (состоится )

Статическая и динамическая верификация CDC для IP-блоков на основе AXI4 Stream

Вебинар (состоится )

Разработка и развитие Verilog и SystemVerilog

Мероприятия (состоится )

Глава РАН провёл сессию о государственной политике в сфере электроники

Мероприятия (состоится )

Президент РАН Геннадий Красников открыл юбилейный форум «Микроэлектроника 2024»

Мероприятия (состоится )

Юбилейный Российский форум «Микроэлектроника 2024»: 10 лет развития и успеха!

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Объявления

FPGA карточки

Инженер по верификации

Вакансия разработчик FPGA

Разработчик FPGA (ПЛИС) Senior

RTL designer

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

FPGA программист

FPGA разработчик

Продам FMC-loopback, PCIe-loopback

Требуется Инженер-разработчик (FPGA) для разработки нового продукта