Verismith: поиск багов в синтезаторах для FPGA

Любопытная статья 2020 года о поиске багов в синтезаторах логики с помощью инструмента с открытым кодом. Инструмент, разработанный авторами (Yann Herklotz, John Wickerson), генерирует случайный модуль на Verilog. Результат синтеза случайного модуля сверяется с исходным RTL. Авторы использовали свою разработку, чтобы проверить такие инструменты, как Yosys, Vivado, XST и Quartus Prime. В результате во всех инструментах, кроме Quartus Prime, авторы обнаружили несоответствия нетлистов и исходного кода для ряда случаев. Со статьёй можно ознакомиться по ссылке (язык - английский): https://yannherklotz.com/papers/fubfst_fpga2020.pdf