Выберите категорию
| Вебинар [90] Вебинары по FPGA и языкам проектирования для ПЛИС |
| Заметка [35] Небольшие заметки по использованию технологии FPGA/ПЛИС |
| Руководство [47] |
| Мероприятия [6] Семинары, конференции, встречи |
| Анонсы [6] Свежие новости и релизы из мира FPGA |
| Новинки [7] Новые изделия на базе FPGA |
Объявления
Ищу сотрудников
Вакансия: Ведущий разработчик ПЛИС, Москва, компания QRATE, от 120.000 рублей
ПодробнееСлучайные статьи
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 2
Подробнее
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS. Часть 1
Подробнее
Статистика
Архив новостей из мира FPGA
Xilinx Versal ACAP - от ПЛИС к платформе
С семейством Versal ACAP Xilinx вводит совершенно новую архитектуру, позволяющую эффективно использовать широкий спектр гетерогенных вычислительных ресурсов. Этот вебинар посвящен основным концепциям семейства и знакомит с вычислительными механизмами, APU (Arm A72) и RPU. Как эволюция к MPSoC, семейство Vers ... Читать дальше » 
106 
Microchip PolarFire® SoC FPGA - часть 4
Компания Microchip подготовила серию вебинаров о работе с PolarFire® SoC FPGA, которая имеет аппаратный RISC-V. В 4-ом вебинаре серии речь пойдет о работе с Hart Software Services (HSS) и как оно применяется при разработке на PolarFire. Затем мы настроим и построим HSS, покажем вам, как ... Читать дальше »
139 
0 
Модельное проектирование ПЛИС и ASIC в контексте функциональной безопасности
Помимо ASIC, FPGA и SoC играют все большую роль во все большем числе систем и приложений благодаря своим уникальным свойствам: гибкости, высокой пропускной способности, низкой задержке и производительности на ватт. ... Читать дальше »
268
0 
Глубокое обучение на FPGA
Машинное обучение и глубокое обучение повсюду: новые алгоритмы, новые приложения, новые платформы и новые движки. В этом вебинаре мы рассмотрим глубокое обучение с особым акцентом на использование ПЛИС в качестве механизмов вывода для сверточных нейронных сетей. Вы узнаете: ... Читать дальше »
356
1 
Вебинар: Верификация с использованием OSVVM
Джим Льюис совместо с Aldec приглашает на вебинар по OSVVM. На нем расскажут про верификацию и продемонстрируют основу верификации - транзакции. Мероприятие пройдет 10 декабря. Подробнее: https://www.al ... Читать дальше »
234
0 
«Временные ограничения и анализ в Vivado» – совместный вебинар Макро Групп и PLC2, авторизованного тренинг-партнёра Xilinx
Компания Макро Групп начинает сотрудничество в области обучения технологиям Xilinx с компанией PLC2 GmbH (Германия), авторизованным тренинг-партнёром (ATP) Xilinx. Подготовленные PLC2 тренинги и учебные курсы становятся доступны на территории России и СНГ и проводятся совместными усилиями обеих компаний.
385
0 
Ускорения отладки RTL для ПЛИС
Отладка проекта занимает значительную часть времени любого разработчика ПЛИС, и в этой области можно сделать многое для повышения индивидуальной и командной производительности. ... Читать дальше »
375
0 
Новые возможности VHDL2019
Язык описания аппаратуры “VHDL” получил два основных обновления в декабре 2019 года. Ассоциация стандартов IEEE выпустила последнюю версию VHDL с большим количеством новых функций. Язык подвергся небольшой "чистке", получил новые API для работы с датами, файлами или каталогами, а такж ... Читать дальше »
331
1 
Вебинар: Accelerating Data Channels to 112 Gbps PAM4: A Case Study in Real-World FPGA Implementation
Вебинар с представителями фирм Achronix и Samtec посвящен реализации 112Gbps PAM4 с ипользованием чипа Achronix Speedster®7t. На вебинаре расскажут:
Реализация глубоких нейронных сетей на ПЛИС
Разработка приложений для глубокого обучения, компьютерного зрения, обработки сигналов и их развертывание на ПЛИС, графических процессорах или таких платформах, как Xilinx Zynq™, NVIDIA® Jetson или ARM®, является сложной задачей из-за ограничений ресурсов, присущих встроенным устройствам. В про ... Читать дальше »
406
0 |
0