Выберите категорию
|
Вебинар
[147]
Вебинары по FPGA и языкам проектирования для ПЛИС
|
|
Заметка
[56]
Небольшие заметки по использованию технологии FPGA/ПЛИС
|
| Руководство [53] |
|
Мероприятия
[27]
Семинары, конференции, встречи
|
|
Анонсы
[15]
Свежие новости и релизы из мира FPGA
|
|
Новинки
[49]
Новые изделия на базе FPGA
|
| Стрим [3] |
Объявления
Случайные статьи
Статистика
Архив новостей из мира FPGA
Использование Catapult HLS для SW/HW разработки микросхемы ИИ ускорителя в Harvard University
Аннотация Замедление закона Мура в сочетании с растущей популярностью машинного обучения привело к появлению чипов с ориентированной на приложения архитектурой, поскольку простого масштабирования кремния уже недостаточно для достижения желаемых показателей производительности и мощности. Чтоб ... Читать дальше » 
374 
Вебинар: Common Mistakes in VHDL 26.01.2022
26.01.2022 намечается интересный вебинар. Судя по названию речь пойдёт о типичных ошибках при написании кода на языке VHDL. Подробная программа и регистрация здесь: ... Читать дальше »
255 
0 
Введение в Questa Lint и Questa CDC для разработчиков
Вы когда-нибудь встречали RTL-код, который проходит симуляцию, но все равно приводит к ошибкам из-за наличия недостижимого кода, выхода значений за допустимый диапазон или неправильного порядка выполнения? Вы когда-нибудь ... Читать дальше »
456
0 
Xilinx Technologies for New Space / Space 2.0
Рынок нового космоса (космоса 2.0) продолжает расти очень быстрыми темпами, и заказчики требуют от ПЛИС и SoCs все больше функций, высокоскоростных интерфейсов, программирования на орбите и качественных программных инструментов и поддержки IP. ... Читать дальше »
374
0 
Повышаем качество RTL кода
Проектирование электроники, процесс итеративный, требующий постоянной верификации. В случае разработки микросхем или сложнофункциональных (СФ) блоков, ошибки могут приводить к многомиллионным затратам на перевыпуск в кремнии или исправлению багов в серийно выпускаемом изделии. Очевидным методом сокращения подобных издержек и снижением нагрузки на конечные этапы верификации, является выявление потенциальных ошибок непосредственно в RTL коде, еще до этапа создания тестового окружения. ... Читать дальше »
577
0 
Онлайн викторина по электронике
Уважаемые коллеги! Приглашаем вас принять участие в предновогодней викторине по электронике! Это мероприятие проводится в рамках проекта «Учим электронике». Онлайн викторина пройдёт 18.12 (суббота) в 14.00 по московскому времени на базе Томского политехнического университета. Вспомним основные разделы электроники и разыграем призы. Подключайтесь, скучно не будет. ... Читать дальше »
461
0 
Цифровые фильтры на ПЛИС. С чего начать
В эту субботу Томский политех открывает серию вебинаров по цифровой обработке сигналов на ПЛИС. ... Читать дальше »
600
0 
Платформа прототипирования СБИС и СФ-блоков от Siemens EDA
Вне зависимости от того, какой тип изделия вы разрабатываете, будь то процессор, ASIC / СБИС, сложно функциональный (IP) блок, или же изделие на базе FPGA, важнейшим этапом верификации разрабатываемого продукта является прототипирование. Прототипирование может быть реализовано на различных аппаратных конфигурациях и технологиях, но мировой опыт показывает, что прототипирование на базе ПЛИС стало стандартом де-факто, благодаря гибкости, модульности и масштабируемости. ... Читать дальше »
572
0 
Сто вопросов к основателю FPGA комьюнити
Всем PnR! Проект FPGA-Systems скоро отпразднует своё пятилетие. И команда Томского Политехнического Университета, которая недавно начала выпускать ролики по ПЛИС, предложила провести интервью с основателем FPGA комьюнити. Если вам интересно узнать об истории проекта FPGA-Systems, его кома ... Читать дальше »
490
0 
Вебинар «Разработка на ПЛИС с применением IP-ядер российского производства»
Вебинар «Разработка на ПЛИС с применением IP-ядер российского производства».
534
0 |
0