Встреча ПЛИСоводов в Мск и СПб
Не пропусти встречу FPGA разработчиков в Мск и СПб!

Архив новостей из мира FPGA

1 2 3 ... 13 14 »

Платформа прототипирования СБИС и СФ-блоков от Siemens EDA

Вне зависимости от того, какой тип изделия вы разрабатываете, будь то процессор, ASIC / СБИС, сложно функциональный (IP) блок, или же изделие на базе FPGA, важнейшим этапом верификации разрабатываемого продукта является прототипирование.  Прототипирование может быть реализовано на различных аппаратных конфигурациях и технологиях, но мировой опыт показывает, что прототипирование на базе ПЛИС стало стандартом де-факто, благодаря гибкости, модульности и масштабируемости. ... Читать дальше »

141

0

Сто вопросов к основателю FPGA комьюнити

Всем PnR!

Проект FPGA-Systems скоро отпразднует своё пятилетие. И команда Томского Политехнического Университета, которая недавно начала выпускать ролики по ПЛИС, предложила провести интервью с основателем FPGA комьюнити. 

Если вам интересно узнать об истории проекта  FPGA-Systems, его кома ... Читать дальше »

182

0

Вебинар «Разработка на ПЛИС с применением IP-ядер российского производства»

Вебинар «Разработка на ПЛИС с применением IP-ядер российского производства».

Мероприятие пройдет в онлайн формате и состоится:

30 ноября, в 10.00 по московскому времени

Процесс создания сложных систем на ПЛИС достаточно давно ... Читать дальше »

215

0

Вебинар о инструментах разработки на языках C и C++ для ПЛИС Microchip — 16 и 17 ноября в 15.00(мск)

16 и 17 ноября пройдёт вебинар, посвященный малопотребляющим ПЛИС, и инструментам для разработки от Microchip, в том числе, о генераторе RTL-кода - Smart HLS.
... Читать дальше »

140

0

Как быстро завершить верификацию CDC+RDC с помощью иерархических методологий

Методологии разработки, которые не соответствуют возрастающей сложности и размеру проекта, в конечном итоге не дадут результатов. Иерархические методологии верификации дают возможность разделить и покорить более крупные и сложные проекты. Однако, если проект для анализа разбивается на части, то возникают рискованные компромиссы – страдает либо точность, либо производительность. На этом вебинаре будут показаны способы решения сложных задач проектирования с помощью иерархического подхода, который не теряет точности и производительности. ... Читать дальше »

185

0

Formal 101 - Независимость от данных и Non-Determinism

На прошлом вебинаре “Formal 101 – Basic Abstraction Techniques” мы показали, как применять проверенные временем методы для безоп ... Читать дальше »

130

0

Проходим туториал по Questa Sim - FPGA Monkey Stream #36

Questa Sim и Model Sim - наверное один из самых популярных third-party симуляторов, который используется при разработке на FPGA. Это очень мощный инструмент, который при первом взгляде на его интерфейс, заставляет почувствовать боль, ужас и угнетение. Но за этой архаичной оболочкой, скрывается настолько потрясный функционал, что отвращением от GUI можно пренебречь.

Самое сложное при работе с новым инструментов - это понять как он работает, а для этого в Questa есть отличный 300 страничный туториал из 20 лабораторок, который мы с вами и будем проходить на этом стриме. ... Читать дальше »

76

0

Понимание стабильности рандомизации в SystemVerilog и UVM

Распространенной проблемой при накладывании ограничений на рандомизацию при моделировании является последующая возможность точного воспроизведения случайных воздействий для отлаживаемых объектов и запрета регрессионных тестов . Это особенно проблематично, когда исходный код нуждается в изменении, а сама проблема  известна как стабильность случайности (стабильность рандомизации, random stability) 

На этом вебинаре, мы объясним: ... Читать дальше »

131

0

Практический маршрут для непрерывной интеграции: используйте EDA на максимум

Верификация изменений в коде RTL и коде тестового окружения перед релизом для остальной части команды - лучший способ избежать ошибок, которые приводят к массовым сбоям в работе всей команды. На этом вебинаре вы познакомитесь с примерами маршрутов проектирования, которые при использовании с системой непрерывной инте ... Читать дальше »

175

0

Захват огромного числа данных при отладке FPGA проектов

Если вы используете Xilinx Ultrascale(+), то вы знаете о сложностях, которые могут возникнуть при работе с этими ПЛИС, и о значительном времени и усилиях, необходимых для проверки функциональности разрабатываемых на них проектов. Даже при наличии всех доступных современных методов проверки дизайна и обширных лаборат ... Читать дальше »

229

0

Чуть больше преимуществ для наших патронов на Patreon

Последние статьи нашего сообщества

Познавательное

Поточное вычисление двоичного логарифма

Подробнее

Верификация

Верификация проблем с пересечением тактовых сигналов в ПЛИС с помощью ALINT-PRO

Подробнее

SystemVerilog

Статическое в SystemVerilog

Подробнее

Xilinx Vivado

Стратегии оптимизации HDL-кода и синтезатора нетлиста для FPGA

Подробнее

Инструкции к сайту

Оформление статей для сборника

Подробнее

Общее

Основы статического временного анализа. Часть 1: Period Constraint.

Подробнее

Познавательное

Вычисление двоичного логарифма итерационным методом на ПЛИС

Подробнее

Познавательное

Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки

Подробнее

Прочее

Быстрый старт: поднимаем PCIe (xdma)

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Платформа прототипирования СБИС и СФ-блоков от Siemens EDA

Подробнее

Вебинар (состоится 13-ноя-2021)

Сто вопросов к основателю FPGA комьюнити

Подробнее

Вебинар (состоится )

Вебинар «Разработка на ПЛИС с применением IP-ядер российского производства»

Подробнее

Мероприятия (состоится )

День технологий Intel FPGA

Подробнее

Вебинар (состоится 16-17-ноя-2021)

Вебинар о инструментах разработки на языках C и C++ для ПЛИС Microchip — 16 и 17 ноября в 15.00(мск)

Подробнее

Вебинар (состоится )

Как быстро завершить верификацию CDC+RDC с помощью иерархических методологий

Подробнее

Вебинар (состоится 11-ноя02021)

Formal 101 - Независимость от данных и Non-Determinism

Подробнее

Мероприятия (состоится )

Конференция OpenTapeOut

Подробнее

Вебинар (состоится )

Проходим туториал по Questa Sim - FPGA Monkey Stream #36

Подробнее

Мероприятия (состоится )

Итоги 7-го Российского Форума «Микроэлектроника 2021»

Подробнее
Все предстоящие события

Объявления

Ищу сотрудников

Инженер-программист ПЛИС

Подробнее

Ищу сотрудников

Инженер-программист ПЛИС г. Москва

Подробнее

Продам

QMTECH Xilinx SoC zynq 7000 отладочная плата

Подробнее

Ищу сотрудников

Инженер-верификатор (UVM)

Подробнее

Продам

Курс по VHDL

Подробнее

Ищу сотрудников

Инженер-разработчик на ПЛИС Москва\Гибрид, гибкий график full time

Подробнее

Ищу сотрудников

Верификация SoC, инженер или старший инженер

Подробнее

Ищу сотрудников

FPGA-инженер встраиваемых систем (нейроинтерфейсы) в SberDevices

Подробнее

Ищу сотрудников

Вакансия SoC/FPGA design verification engineer_R&D центр SK hynix

Подробнее
Все объявления

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку