fpga-systems-magazine

Начало работы с UVM

KeisN13
24.01.2023 21:14
4159
0
0.0

Цель вебинара предоставить вам базу для начала изучения UVM, начиная с того, почему стоит ее использовать заканчивая описанием ключевых компонентов UVM тестбенча. На вебинаре будет представлен обзор интерфейса DUT и его взаимодействие между секвенсором и драйвером.

Мы рассмотрим:

  • • the class hierarchy
  • • simulation phases
  • • transaction-level communication
  • • sequences and sequencers
  • • drivers
  • • the factory
  • • the configuration database
  • • objections

На вебинаре будут представлены примеры кода, выполняемого в QuestaSim от Siemens-EDA, который поможет в изучении остальной части UVM и понимании автоматически генерируемого UVM-кода, который создается с помощью UVM Framework от Siemens-EDA.

Старший технический сотрудник Doulos Мэтью Тейлор представит этот обучающий вебинар, который будет состоять из одночасовой презентации с интерактивными вопросами и ответами, доступными для участников на протяжении всего мероприятия.

 


 

4159
0
0.0

Всего комментариев : 0
avatar

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку

ePN