Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Вебинар [158]

Вебинары по FPGA и языкам проектирования для ПЛИС

Заметка [58]

Небольшие заметки по использованию технологии FPGA/ПЛИС

Руководство [53]

Мероприятия [36]

Семинары, конференции, встречи

Анонсы [18]

Свежие новости и релизы из мира FPGA

Новинки [62]

Новые изделия на базе FPGA

Стрим [5]

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия работа москва AI lattice intel systemverilog microblaze PUF Intel FPGA CNN VHDL семинар FPGA Questa Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI sp701 verilog Altera обучение hls Zynq Minized тренинг ACAP arty воркшоп netlist ПЛИС Verification hdl zcu104 pynq efpga Ethernet agilex Achronix Alveo отладочные платы spartan-7 adam taylor aldec sta static timing analysis временянки статический временной анализ vitis ultra96 #RTL microchip polarfire gowin ии ML #Verilog silexica asic profpga microsemi risc-v Arm uvm Vitis AI Python нейронные сети #cores #ip #RISC-V #syntacore microzed MATLAB efinix Linux oneapi Ultrascale верификация Отладка машинное обучение soc Начинающим СТРИМ RTL plc2 quicklogic Git altera fpga цос Clock

Статистика

Онлайн всего: 3

Гостей: 3

Пользователей: 0

Архив новостей из мира FPGA

1 2 3 ... 6 7 »

Tachyssema Developpement 201

Плата Tachyssema Developpement 201 для разработки и оценки имеет мощные и современные компоненты. Он поддерживает 10 GbE SerDes и память LPDDR4. Разъемы совместимы с шилдами Arduino, а четыре Pmods позволят вам разрабатывать, тестировать и проверять свои проекты. ... Читать дальше »

291

Модуль ввода-вывода и обработки Mini PCIe на базе FPGA Microsemi PolarFire MPF300T-1FCVG484

SE50-3G-SDI — это небольшая плата mini-PCIe с поддержкой видео 3G/SDI. Он использует PolarFire MPF300T-1FCVG484E FPGA для обработки и взаимодействия с хостом. Чип TI LMH0397 используется для функциональности 3G/SDI. Он имеет 2 разъема U.FL, которые можно использовать в качестве 2 выходов или как один вх ... Читать дальше »

340

efinix, ti180

Девкит Titanium Ti180 M484 от Efinix

Набор для разработки Titanium Ti180 M484 содержит все необходимое для разработки и создания прототипов на ПЛИС Ti180. Этот комплект имеет MIPI D-PHY Ti180, поддерживающий скорость до 2,5 Гбит/с на полосу, и контроллеры LPDDR4x. У ... Читать дальше »

507

amd, Alveo, Xilinx

Ускорение электронной торговли с помощью новой серии Alveo™ X3

Сегодняшние ведущие маркет-мейкеры, хедж-фонды и биржи требуют исполнения сделок с низкой задержкой и управления рисками для получения конкурентных преимуществ. Новая серия Alveo™ X3 — это первые сетевые карты AMD, разработанные с использованием screened FPGA (напишите в комментах что за screened FPGA) и оптимизированные специально для торговли с низкой задержкой. В настоящее время карты в производстве и отгружаются. ... Читать дальше »

419

ulx4m

OpenSource отладка ULX4M-PCIe-IO

Компания NLnet выложила в открытый доступ исходники в KiCad несущей платы для другого opensource модуля ULX4M ... Читать дальше »

365

fdn, fpgadaily, FPGA

FPGA Daily News #039

Первые осенние FPGA новости

910

FPGA, FDN038

FPGA Daily News #038

842

fpga books, Vivado, FPGA beginer

Книга: Программирование FPGA для начинающих

Эта книга проведет вас через весь процесс программирования FPGA и проектирования аппаратных схем с помощью SystemVerilog. Вы познакомитесь с архитектурами FPGA от компании Xilinx и создадите свой первый проект, представляющий собой переключение светодиодов.

Затем вы узнаете о том, как создавать проект ... Читать дальше »

940

FPGA Daily News #037

583

risc-v, FPGA, ice-v

Плата ICE-V от QWERTY объединяет RISC-V, FPGA, Bluetooth и Wi-Fi в единую удобную платформу

Майкл Уэллинг и Эрик Бромбо из QWERTY Embedded Design готовят к выпуску новую недорогую плату для разработки ПЛИС, построенную на основе ПЛИС Lattice Semi iCE40 UltraPlus и системы- на-кристалле Espressif ESP32-C3 RISC-V с подключением Wi-Fi и Bluetooth: ICE-V Wireless. ... Читать дальше »

752

1-10 11-20 21-30 ... 51-60 61-62

Чуть больше преимуществ для наших патронов на boosty

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

Разработчик для создания Нейропроцессора

Разработчик ПЛИС

Ведущий инженер разработчик RTL/ASIC

FPGA разработчик

Инженер-программист ПЛИС

Verification Engineer

SoC Verification Engineer

Вакансия RTL-разработчик (ASIC)

В поисках системного программиста по верификации в Yadro

Поиск сотрудника в отдел разработки программного обеспечения.

Случайные статьи

Разработка на FPGA – Хорошая, плохая и отторгающая

Долой RTL описание регистров! (перевод)

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Minized: ZynqHW : 04 : Лекция №2

Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки

Minized: ZynqHW : 02 : Лабораторная работа №0

Что нового в VHDL 2019?

FPGA начального уровня :: Часть 8.1 :: С код для MicroBlaze

Обзор научных работ, связанных с FPGA

Распутываем виртуальные методы в SystemVerilog

Статистика

Архив новостей из мира FPGA

Последние статьи нашего сообщества

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Формальная верификация с SymbiYosys

Сага о светодиодах. Часть 4.

Запуск симуляции IP-ядер фирмы GoWiN

QuickSilicon: платформа с задачами на разработку RTL

FPGA openSource tools

Отслеживаем успехи верификации в Obsidian

Основы статического временного анализа. Часть 6: Multicycle Path Constraint.

Долой RTL описание регистров! (перевод)

Распутываем виртуальные методы в SystemVerilog

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 2)

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 1)

Вебинар (состоится )

Начало работы с UVM

Вебинар (состоится )

Высокоуровневый синтез для исследования архитектуры аппаратного/программного обеспечения для инференса

Вебинар (состоится )

Путь в opensorce инструменты для FPGA

Вебинар (состоится )

Вебинар Understanding Versal

Объявления

Разработчик для создания Нейропроцессора

Разработчик ПЛИС

Ведущий инженер разработчик RTL/ASIC

FPGA разработчик

Инженер-программист ПЛИС

Verification Engineer

SoC Verification Engineer

Вакансия RTL-разработчик (ASIC)

В поисках системного программиста по верификации в Yadro

Поиск сотрудника в отдел разработки программного обеспечения.