Выберите категорию

Вебинар [140]

Вебинары по FPGA и языкам проектирования для ПЛИС

Заметка [56]

Небольшие заметки по использованию технологии FPGA/ПЛИС

Руководство [53]

Мероприятия [22]

Семинары, конференции, встречи

Анонсы [14]

Свежие новости и релизы из мира FPGA

Новинки [17]

Новые изделия на базе FPGA

Объявления

Случайные статьи

Архив новостей из мира FPGA

1 2 »

Linux, embedded, ZynqMPSoC, Xilinx, Ubuntu

Ubuntu + Xilinx = ?

Компания Canonical представила релиз дистрибутива Ubuntu 20.04 для СнК Zynq MPSoC от Xilinx. ... Читать дальше »

243

Arm, risc-v, gowin

В продаже появились недорогие отладочные платы Sipeed Tang Nano 4K (около 1300 руб. с доставкой).

Особенностью платы является наличие на борту HDMI-выхода и ядер RISC-V, ARM Cortex M3 и FPGA.

Ядро ARM Cortex M3 и FPGA обеспечивает чип GOWIN GW1NSR-LV4C с 4608 LUT.

417

Книга, FPGA, соловьев

Логическое проектирование встраиваемых систем на FPGA

Издательство «Медиа Группа Файнстрит» представляет новую книгу В.В. Соловьева, доктора технических наук, профессора (Белорусская государственная академия связи, Белостокский технологический университет) «Логическое проектирование встраиваемых систем на FPGA». ... Читать дальше »

1216

машинное обучение, AI, hls4ml, ML, hls

HLS4ML

hls4ml это пакет для Python, помогающий выполнить инференс нейронных сетей на ПЛИС. Команда проекта hls4ml делает имплементацию алгоритмов машинного обучения на языке высокоуровнего синтеза (HLS) и переводит традиционные опен сорс пакеты для машинного обучения в HLS, которые затем можно использовать в пользоват ... Читать дальше »

353

Open source, FPGA, prga

Реконфигурируемость по Принстонски

На просторах интернета чего только не встретишь. Как Вам идея делать свои собственные FPGA? Вот и ребята из проекта Princeton Reconfigurable Gate Array тоже задались этим вопросом и выкатили решение. ... Читать дальше »

548

truestream, interconnect, axi

AXI interconnect IP от компании TrueStream

Компания Truestream анонсировала IP ядро, выполняющее функцию AXI Intercinnect. Как следует из документации на IP - это интерконнект позволяет решать задачи подключения/арбитража N-to-1. при различных частотных доменах ведущих и ведомого устройства. ... Читать дальше »

544

de10-nano, de10, xilinx vivado уроки, FPGA, de1, fpga tutorial, xilinx fpga, fpga programming, de10-lite board, verilog, xilinx ise уроки, de10 standard, ПЛИС, getting started with fpga programmi, Intel FPGA, Xilinx, de10-lite, altera fpga, intel

FPGA. Библия программиста Verilog

Видео о книге, о одном из двух самых популярных языков описания аппаратуры Verilog для FPGA (ПЛИС). Представляет собой полное и доступное описания языка, от простого к сложному с многочисленными примерами и эквивалентными схемами. В видеоролике рассказывается резюме и кратко содержание каждой главы. ... Читать дальше »

853

VHDL, NR, VHDL synthesis, VHDL hardware, NR.electronics, VHDL tutorial

Вышел видео обзор: "Библия программиста VHDL"

Видео по библии программирования для программистов на VHDL. Рассматриваются самые необходимые книги для знакомства с основами VHDL, а также с моделированием и верификацией цифровых систем описываемых языком описания аппаратуры VHDL. ... Читать дальше »

590

ПЛИС, VCK190, Отладка, Xilinx, Versal, VMK180, ACAP, FPGA, отладочная плата

Отладочные платы Versal VMK180 и VCK190 от Xilinx доступны в России

Компания Xilinx выпустила две серийные отладочные платы на платформе Versal – VMK180 и VCK190 (до этого были доступны только платы на инженерных образцах). По всем характеристикам, кроме характеристик чипа Versal, платы идентичны.

Отладочная плата VCK190, выполненная на чипе VC1902 семейства
<!-- ... Читать дальше »

Xilinx, smartlynq, ПЛИС, FPGA, Versal, JTAG

Отладочный модуль SmartLynq+ для Versal ACAP от Xilinx

Компания Xilinx добавила продукт в свой портфель модулей программирования, отладки и трассировки модуль SmartLynq+. Это высокоскоростной модуль отладки и трассировки, в первую очередь ориентированный на проекты, использующие платформу Versal, который значительно улучшает процесс конфигурации и скорость трассировки. ... Читать дальше »

270

1-10 11-17

Последние статьи нашего сообщества

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

Инженер-программист ПЛИС

Инженер-программист ПЛИС г. Москва

QMTECH Xilinx SoC zynq 7000 отладочная плата

Инженер-верификатор (UVM)

Курс по VHDL

Инженер-разработчик на ПЛИС Москва\Гибрид, гибкий график full time

Верификация SoC, инженер или старший инженер

ASIC/SoC Design Engineer

FPGA-инженер встраиваемых систем (нейроинтерфейсы) в SberDevices

Вакансия SoC/FPGA design verification engineer_R&D центр SK hynix

Случайные статьи

Визуальная отладка OpenCV приложений для Zynq US+ в Xilinx SDK

Быстрый старт: поднимаем PCIe (xdma)

Minized: ZynqHW : 05 : Лабораторная работа №2

Что нового в VHDL 2019?

Minized: ZynqHW : 01 : Лекция 1

FPGA начального уровня :: Часть 6 :: Размещение PUF

Сможет ли HLS код побить HDL по производительности?

FPGA начального уровня :: Часть 4 :: Сборка процессорной системы на MicroBlaze

Стратегии оптимизации HDL-кода и синтезатора нетлиста для FPGA

Добавляем новости на сайт:: руководство для новичков

Статистика

Архив новостей из мира FPGA

Последние статьи нашего сообщества

Поточное вычисление двоичного логарифма

Верификация проблем с пересечением тактовых сигналов в ПЛИС с помощью ALINT-PRO

Статическое в SystemVerilog

Стратегии оптимизации HDL-кода и синтезатора нетлиста для FPGA

Оформление статей для сборника

Основы статического временного анализа. Часть 1: Period Constraint.

Вычисление двоичного логарифма итерационным методом на ПЛИС

Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки

NaN boxing

Быстрый старт: поднимаем PCIe (xdma)

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Платформа прототипирования СБИС и СФ-блоков от Siemens EDA

Вебинар (состоится 13-ноя-2021)

Сто вопросов к основателю FPGA комьюнити

Вебинар (состоится )

Вебинар «Разработка на ПЛИС с применением IP-ядер российского производства»

Мероприятия (состоится )

День технологий Intel FPGA

Вебинар (состоится 16-17-ноя-2021)

Вебинар о инструментах разработки на языках C и C++ для ПЛИС Microchip — 16 и 17 ноября в 15.00(мск)

Вебинар (состоится )

Как быстро завершить верификацию CDC+RDC с помощью иерархических методологий

Вебинар (состоится 11-ноя02021)

Formal 101 - Независимость от данных и Non-Determinism

Мероприятия (состоится )

Конференция OpenTapeOut

Вебинар (состоится )

Проходим туториал по Questa Sim - FPGA Monkey Stream #36

Мероприятия (состоится )

Итоги 7-го Российского Форума «Микроэлектроника 2021»

Объявления

Инженер-программист ПЛИС

Инженер-программист ПЛИС г. Москва

QMTECH Xilinx SoC zynq 7000 отладочная плата

Инженер-верификатор (UVM)

Курс по VHDL

Инженер-разработчик на ПЛИС Москва\Гибрид, гибкий график full time

Верификация SoC, инженер или старший инженер

ASIC/SoC Design Engineer

FPGA-инженер встраиваемых систем (нейроинтерфейсы) в SberDevices

Вакансия SoC/FPGA design verification engineer_R&D центр SK hynix