Выберите категорию

Вебинар [123]

Вебинары по FPGA и языкам проектирования для ПЛИС

Заметка [55]

Небольшие заметки по использованию технологии FPGA/ПЛИС

Руководство [53]

Мероприятия [18]

Семинары, конференции, встречи

Анонсы [14]

Свежие новости и релизы из мира FPGA

Новинки [15]

Новые изделия на базе FPGA

Объявления

Случайные статьи

Архив новостей из мира FPGA

1 2 »

Arm, risc-v, gowin

Недорогая плата с FPGA и HDMI

В продаже появились недорогие отладочные платы Sipeed Tang Nano 4K (около 1300 руб. с доставкой).

Особенностью платы является наличие на борту HDMI-выхода и ядер RISC-V, ARM Cortex M3 и FPGA.

Ядро ARM Cortex M3 и FPGA обеспечивает чип GOWIN GW1NSR-LV4C с 4608 LUT.

267

Книга, FPGA, соловьев

Логическое проектирование встраиваемых систем на FPGA

Издательство «Медиа Группа Файнстрит» представляет новую книгу В.В. Соловьева, доктора технических наук, профессора (Белорусская государственная академия связи, Белостокский технологический университет) «Логическое проектирование встраиваемых систем на FPGA». ... Читать дальше »

1036

машинное обучение, AI, hls4ml, ML, hls

HLS4ML

hls4ml это пакет для Python, помогающий выполнить инференс нейронных сетей на ПЛИС. Команда проекта hls4ml делает имплементацию алгоритмов машинного обучения на языке высокоуровнего синтеза (HLS) и переводит традиционные опен сорс пакеты для машинного обучения в HLS, которые затем можно использовать в пользоват ... Читать дальше »

300

Open source, FPGA, prga

Реконфигурируемость по Принстонски

На просторах интернета чего только не встретишь. Как Вам идея делать свои собственные FPGA? Вот и ребята из проекта Princeton Reconfigurable Gate Array тоже задались этим вопросом и выкатили решение. ... Читать дальше »

446

truestream, interconnect, axi

AXI interconnect IP от компании TrueStream

Компания Truestream анонсировала IP ядро, выполняющее функцию AXI Intercinnect. Как следует из документации на IP - это интерконнект позволяет решать задачи подключения/арбитража N-to-1. при различных частотных доменах ведущих и ведомого устройства. ... Читать дальше »

400

de10-nano, de10, xilinx vivado уроки, FPGA, de1, fpga tutorial, xilinx fpga, fpga programming, de10-lite board, verilog, xilinx ise уроки, de10 standard, ПЛИС, getting started with fpga programmi, Intel FPGA, Xilinx, de10-lite, altera fpga, intel

FPGA. Библия программиста Verilog

Видео о книге, о одном из двух самых популярных языков описания аппаратуры Verilog для FPGA (ПЛИС). Представляет собой полное и доступное описания языка, от простого к сложному с многочисленными примерами и эквивалентными схемами. В видеоролике рассказывается резюме и кратко содержание каждой главы. ... Читать дальше »

738

VHDL, NR, VHDL synthesis, VHDL hardware, NR.electronics, VHDL tutorial

Вышел видео обзор: "Библия программиста VHDL"

Видео по библии программирования для программистов на VHDL. Рассматриваются самые необходимые книги для знакомства с основами VHDL, а также с моделированием и верификацией цифровых систем описываемых языком описания аппаратуры VHDL. ... Читать дальше »

519

Xilinx, smartlynq, ПЛИС, FPGA, Versal, JTAG

Отладочный модуль SmartLynq+ для Versal ACAP от Xilinx

Компания Xilinx добавила продукт в свой портфель модулей программирования, отладки и трассировки модуль SmartLynq+. Это высокоскоростной модуль отладки и трассировки, в первую очередь ориентированный на проекты, использующие платформу Versal, который значительно улучшает процесс конфигурации и скорость трассировки. ... Читать дальше »

215

Новые возможности симулятора Active-HDL 12

В новой версии симулятора ПЛИС Active-HDL v12, которая вышла в 2021 г., представлены следующие улучшения: ... Читать дальше »

513

active-hdl, aldec, Симулятор, FPGA, ПЛИС

Выпущен новый релиз симулятора ПЛИС Active-HDL 12.0!

Компания ALDEC выпустила новый релиз симулятора ПЛИС Active-HDL 12.0! Active-HDL 12.0 позволяет разработчикам ПЛИС в полной мере использовать многие функции последней версии VHDL и помогает повысить эффективность проверки проекта. ... Читать дальше »

1473

1-10 11-15

Последние статьи нашего сообщества

DFF-Привет

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

Разработчик ПЛИС

ASIC/SoC Design Engineer

Продам ZedBoard

Ищем инженеров/стажеров в отдел верификации. Компания Syntacore.

FPGA-инженер встраиваемых систем (нейроинтерфейсы) в SberDevices

Инженер по применению ПЛИС (FPGA)

Инженер-разработчик беспроводных модемов (FPGA-разработчик)

Инженер-программист FPGA ( г. Санкт-Петербург)

Вакансия SoC/FPGA design verification engineer_R&D центр SK hynix

открытые вакансии в команде Intel eASIC

Случайные статьи

Minized: ZynqHW : 04 : Лекция №2

Реализация базовых компонентов ЦОС : Комплексный умножитель

ECO Flow в Vivado или работа в режиме редактирования нетлиста. Часть 2

Быстрый старт: поднимаем PCIe (xdma)

Создание многопроцессорной системы в Vitis: Zynq + MicroBlaze

FPGA начального уровня :: Часть 5.1 :: Подключение портов к ножкам ПЛИС и размещение проекта на кристалле

Проведение тестирования проекта с помощью VUnit

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Программирование загрузочной FLASH для запуска MicroBlaze

Визуальная отладка OpenCV приложений для Zynq US+ в Xilinx SDK

Статистика

Архив новостей из мира FPGA

Последние статьи нашего сообщества

Вычисление двоичного логарифма итерационным методом на ПЛИС

Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки

NaN boxing

Быстрый старт: поднимаем PCIe (xdma)

Применение System Generator для моделирования HDL-блоков на примере системы автоматической регулировки усиления

UVM общие сведения и организация методологии

Реализация базовых компонентов ЦОС : Комплексный умножитель

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 5)

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 4)

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (разделы 1, 2, 3)

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Портирование свёрточных нейронных сетей на платформу Xilinx Zynq Ultrascale Plus и ускорение их работы

Вебинар (состоится )

Двухдневный семинар по Xilinx Versal от Doulos 15-16.09 или 29-30.09 без оплаты.

Мероприятия (состоится )

Конкурс от Xlinix "Adaptive Computing Challenge 2021"

Мероприятия (состоится 14-16 сен 2021)

Сколковская школа синтеза цифровых схем снова открывает свои двери!

Вебинар (состоится 2 сен 2021)

Что нового в OSVVM?

Вебинар (состоится 7-сен-2021)

SoM-модули Kria – ускорение и удешевление разработки устройств с машинным зрением и ИИ. Теория и практика.

Мероприятия (состоится )

Российский Форум Микроэлектроника-2021, 3–9 октября 2021 года, Алушта

Мероприятия (состоится )

Synopsys Verification Day 2021

Мероприятия (состоится )

Серия бесплатных тренингов по FPGA от Microchip

Мероприятия (состоится )

Конференция FPGA Verification Day 2021