Выберите категорию
|
Вебинар
[110]
Вебинары по FPGA и языкам проектирования для ПЛИС
|
|
Заметка
[44]
Небольшие заметки по использованию технологии FPGA/ПЛИС
|
| Руководство [52] |
|
Мероприятия
[10]
Семинары, конференции, встречи
|
|
Анонсы
[11]
Свежие новости и релизы из мира FPGA
|
|
Новинки
[14]
Новые изделия на базе FPGA
|
Объявления
Случайные статьи
High Level Synthesis
Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS
Подробнее
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 3
Подробнее
Статистика
Архив новостей из мира FPGA
Логическое проектирование встраиваемых систем на FPGA
Издательство «Медиа Группа Файнстрит» представляет новую книгу В.В. Соловьева, доктора технических наук, профессора (Белорусская государственная академия связи, Белостокский технологический университет) «Логическое проектирование встраиваемых систем на FPGA». ... Читать дальше » 
725 
HLS4ML
hls4ml это пакет для Python, помогающий выполнить инференс нейронных сетей на ПЛИС. Команда проекта hls4ml делает имплементацию алгоритмов машинного обучения на языке высокоуровнего синтеза (HLS) и переводит традиционные опен сорс пакеты для машинного обучения в HLS, которые затем можно использовать в пользоват ... Читать дальше »
219 
0 
Реконфигурируемость по Принстонски
На просторах интернета чего только не встретишь. Как Вам идея делать свои собственные FPGA? Вот и ребята из проекта Princeton Reconfigurable Gate Array тоже задались этим вопросом и выкатили решение. ... Читать дальше »
331
0 
AXI interconnect IP от компании TrueStream
Компания Truestream анонсировала IP ядро, выполняющее функцию AXI Intercinnect. Как следует из документации на IP - это интерконнект позволяет решать задачи подключения/арбитража N-to-1. при различных частотных доменах ведущих и ведомого устройства. ... Читать дальше »
253
0 
FPGA. Библия программиста Verilog
Видео о книге, о одном из двух самых популярных языков описания аппаратуры Verilog для FPGA (ПЛИС). Представляет собой полное и доступное описания языка, от простого к сложному с многочисленными примерами и эквивалентными схемами. В видеоролике рассказывается резюме и кратко содержание каждой главы. ... Читать дальше »
551
0 
Вышел видео обзор: "Библия программиста VHDL"
Видео по библии программирования для программистов на VHDL. Рассматриваются самые необходимые книги для знакомства с основами VHDL, а также с моделированием и верификацией цифровых систем описываемых языком описания аппаратуры VHDL. ... Читать дальше »
437
1 
Отладочный модуль SmartLynq+ для Versal ACAP от Xilinx
Компания Xilinx добавила продукт в свой портфель модулей программирования, отладки и трассировки модуль SmartLynq+. Это высокоскоростной модуль отладки и трассировки, в первую очередь ориентированный на проекты, использующие платформу Versal, который значительно улучшает процесс конфигурации и скорость трассировки. ... Читать дальше »
154
0 
Новые возможности симулятора Active-HDL 12
В новой версии симулятора ПЛИС Active-HDL v12, которая вышла в 2021 г., представлены следующие улучшения: ... Читать дальше »
428
0 
Выпущен новый релиз симулятора ПЛИС Active-HDL 12.0!
Компания ALDEC выпустила новый релиз симулятора ПЛИС Active-HDL 12.0! Active-HDL 12.0 позволяет разработчикам ПЛИС в полной мере использовать многие функции последней версии VHDL и помогает повысить эффективность проверки проекта. ... Читать дальше »
1385
0 
VHDL Style Guide
VHDL Style Guide (VSG) предназначен для проверки и исправления VHDL исходников в соответствии с заданным стилем написания кода. VSG представляет собой набор библиотек, написанных на языке Python. ... Читать дальше »
1718
0 1-10 11-14 |
0