Конференция FPGA разработчиков - регистрация открыта

Архив новостей из мира FPGA

1 2 »

AXI interconnect IP от компании TrueStream

Компания Truestream анонсировала IP ядро, выполняющее функцию AXI Intercinnect. Как следует из документации на IP - это интерконнект позволяет решать задачи подключения/арбитража N-to-1. при различных частотных доменах ведущих и ведомого устройства. ... Читать дальше »

114

0

FPGA. Библия программиста Verilog

Видео о книге, о одном из двух самых популярных языков описания аппаратуры Verilog для FPGA (ПЛИС). Представляет собой полное и доступное описания языка, от простого к сложному с многочисленными примерами и эквивалентными схемами. В видеоролике рассказывается резюме и кратко содержание каждой главы. ... Читать дальше »

400

0

Вышел видео обзор: "Библия программиста VHDL"

Видео по библии программирования для программистов на VHDL. Рассматриваются самые необходимые книги для знакомства с основами VHDL, а также с моделированием и верификацией цифровых систем описываемых языком описания аппаратуры VHDL. ... Читать дальше »

351

1

Отладочный модуль SmartLynq+ для Versal ACAP от Xilinx

Компания Xilinx добавила продукт в свой портфель модулей программирования, отладки и трассировки модуль SmartLynq+. Это высокоскоростной модуль отладки и трассировки, в первую очередь ориентированный на проекты, использующие платформу Versal, который значительно улучшает процесс конфигурации и скорость трассировки. ... Читать дальше »

116

0

Симулятор Active-HDL

Новые возможности симулятора Active-HDL 12

В новой версии симулятора ПЛИС Active-HDL v12, которая вышла в 2021 г., представлены следующие улучшения: ... Читать дальше »

336

0

Выпущен новый релиз симулятора ПЛИС Active-HDL 12.0!

Компания ALDEC выпустила новый релиз симулятора ПЛИС Active-HDL 12.0! Active-HDL 12.0 позволяет разработчикам ПЛИС в полной мере использовать многие функции последней версии VHDL и помогает повысить эффективность проверки проекта. ... Читать дальше »

1295

0

VHDL Style Guide

VHDL Style Guide (VSG) предназначен для проверки и исправления VHDL исходников в соответствии с заданным стилем написания кода.

VSG представляет собой набор библиотек, написанных на языке Python.  ... Читать дальше »

1563

0

Open-source + VHDL + IEEE 802.11 = bladeRF

bladeRF-wiphy - это программно-определяемый радиомодем с открытым исходным кодом совместимый с IEEE 802.11 и написанный на VHDL.

Модем способен модулировать и демодулировать пакеты 802.11 (на основе протокола WiFi) и работать непосредственно с модулем bladeRF 2.0 micro xA9. ... Читать дальше »

443

0

Xyloni - Отладочная плата на ПЛИС Efinix Trion T8

Отладочная плата Xyloni построена на базе ПЛИС Efinix® T8, имеющей 81-шариковый корпус FBGA. ПЛИС T8 имеют программируемую логику и структуру маршрутизации, построенную на технологии Efinix® Quantum™. Устройства T8 также включают встроенные блоки памяти, блоки умножения (или блоки DSP), PLL и генератор. ... Читать дальше »

315

0

ECPIX-5 - современная отладочная плата на Lattice ECP5

ECPIX-5-это отладочная плата  на основе ПЛИС ECP5 компании Lattice. Она оснащена обширным набором периферийных устройств и высокоскоростных разъемов для облегчения процесса прототипирования. ECPIX-5 полностью поддерживается инструментами с открытым исходным кодом, совместима с основными операционными систе ... Читать дальше »

425

0

1-10 11-11

Последние статьи нашего сообщества

Познавательное

Что нового в VHDL 2019?

Подробнее

Познавательное

Введение в EDA Playground

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: часть 2

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: Часть 1

Подробнее

SystemVerilog

UVM тест таблицы sin/cos

Подробнее

Познавательное

FPGA или микроконтроллер: что же выбрать?

Подробнее

Познавательное

Обзор научных работ, связанных с FPGA

Подробнее

Аналитика и обзоры

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Подробнее

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Мероприятия (состоится )

oneAPI Саммит 2021

Подробнее

Вебинар (состоится )

Ускорение процесса проектирования печатных плат с использованием ПЛИС

Подробнее

Вебинар (состоится 25-03-2021)

Увеличение продуктивности верификации RTL кода в Matlab и Simulink

Подробнее

Вебинар (состоится )

Вебинар по формальной верификации регистров ввода/вывода

Подробнее

Вебинар (состоится 13-04-2021)

Вебинар по работе с SystemC и MatchLib

Подробнее

Вебинар (состоится 23 и 25.03.2021)

Вебинар по использованию Intel OneAPI от компании Bittware

Подробнее

Вебинар (состоится )

Врываемся в FPGA с Basys3 - воркшоп в двух частях

Подробнее

Вебинар (состоится 25-02-2021)

Быстрый старт с симулятором ПЛИС Riviera-PRO. Часть 1 - Ввод проекта и моделирование

Подробнее

Вебинар (состоится 24-02-2021)

Вебинар PLC2: Машинное зрение в реальном времени с низким потреблением и системы с искусственным интеллектом

Подробнее

Вебинар (состоится 17-02-2021)

Воркшоп Libero SoC Flash-FPGA

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку