Архив новостей из мира FPGA
![]() Релиз GHDL 1.0.0
После почти 20 лет разработки GHDL (симулятор FOSS VHDL, а теперь еще и синтезатор) достиг версии релиза 1.0.0. GHDL - это анализатор с открытым исходным кодом, компилятор, симулятор и (экспериментальный) синтезатор для VHDL. ... Читать дальше » ![]() 1570 ![]() Компания Xilinx выпустила новый релиз Vitis AI за номером 1.3.
Среда разработки Vitis ™ AI - это продукт для реализации приложений искусственного интеллекта на аппаратных платформах Xilinx, как на оконечных устройствах, так и на ускорительных картах Alveo ™. ... Читать дальше » ![]() 135 ![]() 0 ![]() Intel анонсировала FPGA с интегрированными АЦП и ЦАП
Компания Intel объявила о разработке FPGA с интегрированными АЦП и ЦАП с пропускной способностью 64GSPS. Интеграция преобразователей данных осуществляется по технологии EMIB. ... Читать дальше » ![]() 1247 ![]() 0 ![]() Центр компетенций Lattice
Компания Lattice открывает центр обучения и компетенций LEC2. ... Читать дальше » ![]() 1214 ![]() 0 ![]() ПЛИС и АЦП :: 1000 и 1 способ реализации SPI :: Часть 1
Первый стрим в этом году мы начнем с рубрики "ПЛИСдатые самоделки". Те кто давно на канале наверняка видели первые два видео про работу с интерфейсом SPI - курс для начинающих, который так и остался не з ... Читать дальше » ![]() 236 ![]() 0 ![]() Релиз Sigasi Studio 4.10
Sigasi Studio 4.10 продолжает улучшать скорость разработки и скорость обработки для больших файлов. Интерпретатор VHDL теперь может обрабатывать многомерные массивы и записи (records), реализовано множество улучшений Verilog и SystemVerilog. Также имеется поддержка для Mac OS X. ![]() 218 ![]() 0 ![]() Intel Open FPGA Stack - Простая разработка пользовательских платформ
Компания Intel анонсировала на Intel FPGA Technology Day новую технологию Intel® Open FPGA Stack (Intel® OFS) - масштабируемая, с доступом к исходным кодам аппаратная и программная инфраструктура, поставляемая через репозитории git, которая облегчает разработчикам железа, программного обеспече ... Читать дальше » ![]() 280 ![]() 0 |
0