Статья про UVVM от Клайва Максфилда

«Я рад (хотя и озадачен) сообщить вам, что дела, похоже, улучшаются в отношении верификации проектов FPGA, ASIC и систем на кристалле (SoC). Причина, по которой я говорю это, заключается в том, что в последний раз, когда я обращал внимание на эту область, люди говорили, что этапы проектирования и верификации сложного устройства занимают 30% и 70% общего времени разработки соответственно. Для сравнения, кто-то недавно сообщил мне, что эти цифры теперь больше похожи на 50% и 50%, а это означает, что либо мы стали лучше делать верификацию, либо хуже делать дизайн», — пишет Клайв в своей статье.



Продолжение статьи можно найти по ссылке