fpga-systems-magazine

PY-UVM

KeisN13
15.09.2021 08:46
1428
0
0.0

Ну что ж, медленно, но верно оно все-таки случилось. Python добрался и до UVM. Встречайте уже второй релиз PY-UVM 2.0

Информация по теме:

https://pypi.org/project/pyuvm/2.0/

https://blogs.sw.siemens.com/verificationhorizons/2021/03/22/cocotb-bus-functional-models/

https://blogs.sw.siemens.com/verificationhorizons/2021/09/09/python-and-the-uvm/

Python, верификация, pyuvm, uvm
1428
0
0.0
Всего комментариев : 0
Войдите:
avatar

Вам так может быть интересно

Начало работы с bsp в OpenCl SDK

Новинка: LDA SBM09P-3 HFT-ориентированная плата на базе FPGA Xilinx Virtex Ultrascale+

Опубликованы материалы конференции Nokia и Intel

Заметка

IDE и язык VHDP для упрощения разработки на базе MAX10

Интерфейсы

Интерфейсы :: SPI :: Часть 2:: Варианты реализации

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

SystemVerilog

UVM тест таблицы sin/cos

High Level Synthesis

Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 2

Ищу сотрудников

Инженер-программист ПЛИС

Ищу сотрудников

Senior MCU designer/architect

Ищу сотрудников

FPGA разработчик

Ищу сотрудников

Вакансия Инженер-программист ПЛИС в частную космическую компанию Спутникс

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку

ePN