Статьи из категории: Verilog

Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

C/C++/OpenCL [0]

C/C++/OpenCL

TCL [3]

VHDL [4]

SystemVerilog [6]

Verilog [3]

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия работа москва AI lattice intel systemverilog microblaze PUF Intel FPGA CNN VHDL семинар FPGA Questa Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI sp701 verilog Altera обучение hls Zynq Minized тренинг ACAP arty воркшоп netlist ПЛИС Verification hdl zcu104 pynq efpga Ethernet agilex Achronix Alveo отладочные платы spartan-7 adam taylor aldec sta static timing analysis временянки статический временной анализ vitis spi #RTL ultra96 microchip polarfire gowin ии ML #Verilog silexica asic profpga microsemi risc-v Arm uvm Vitis AI Python нейронные сети #syntacore #RISC-V microzed MATLAB efinix Linux oneapi Ultrascale верификация Отладка машинное обучение soc Начинающим СТРИМ RTL plc2 #ASIC quicklogic Git altera fpga цос Clock

Статистика

Онлайн всего: 1

Гостей: 1

Пользователей: 0

Поточное вычисление двоичного логарифма

В статье рассматриваются варианты реализации поточного вычисления двоичного логарифма, приводятся результаты измерения точности и ресурсоёмкости для ПЛИС Artix-7 и синтезатора Vivado 2020.2. Было протестировано 3 алгоритма вычисления log₂(x) с некоторыми вариациями.

5687

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 4)

Вторая часть перевода (раздел 4) одной из фундаментальных статей о проектировании и применении синхронного и асинхронного сбросов. В этом разделе речь идёт об использовании синхронных сбросов.

6994

Минимизация булевых функций на многомерных кубиках

Данная статья имеет, в основном, историческое значение. Мне хотелось бы вспомнить и описать красивый метод булевой оптимизации, которому нас учили в ЛЭТИ в 80х годах прошлого века. В наше время, в связи с широким распространением компьютерных программ логического синтеза (например. Simplify), актуальность этого метода значительно снизилась, но, тем не менее надеюсь, что ценители красоты оценят его по достоинству.

9977

Чуть больше преимуществ для наших патронов на boosty

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

FPGA карточки

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Продам FMC-loopback, PCIe-loopback

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

RTL designer

Senior MCU designer/architect

Инженер по верификации CPU IP

RTL verification engineer

Разработчик FPGA (ПЛИС)

Ищем Разработчиков С/Linux

Случайные статьи

FPGA или микроконтроллер: что же выбрать?

FPGA начального уровня :: Часть 3.3 :: Разработка PUF на HDL

FPGA начального уровня :: Часть 8.2 :: Отладка и запуск PUF

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

Сага о светодиодах. Часть 2. Разделяй и управляй

UVM общие сведения и организация методологии

Применение System Generator для моделирования HDL-блоков на примере системы автоматической регулировки усиления

Реализация базовых компонентов ЦОС: КИХ фильтр

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 5)

FPGA начального уровня :: Часть 5.2 :: Основы Tcl

Статистика

Статьи из категории: Verilog

Последние статьи нашего сообщества

Xilinx AXI Stream DMA

К формальной проверке

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Формальная верификация с SymbiYosys

Сага о светодиодах. Часть 4.

Запуск симуляции IP-ядер фирмы GoWiN

QuickSilicon: платформа с задачами на разработку RTL

FPGA openSource tools

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Clock Domain Crossing

Вебинар (состоится )

Статическая и динамическая верификация CDC для IP-блоков на основе AXI4 Stream

Вебинар (состоится )

Разработка и развитие Verilog и SystemVerilog

Мероприятия (состоится )

Глава РАН провёл сессию о государственной политике в сфере электроники

Мероприятия (состоится )

Президент РАН Геннадий Красников открыл юбилейный форум «Микроэлектроника 2024»

Мероприятия (состоится )

Юбилейный Российский форум «Микроэлектроника 2024»: 10 лет развития и успеха!

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Объявления

FPGA карточки

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Продам FMC-loopback, PCIe-loopback

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

RTL designer

Senior MCU designer/architect

Инженер по верификации CPU IP

RTL verification engineer

Разработчик FPGA (ПЛИС)

Ищем Разработчиков С/Linux