Статьи из категории: VHDL

Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

C/C++/OpenCL [0]

C/C++/OpenCL

TCL [3]

VHDL [4]

SystemVerilog [6]

Verilog [3]

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия работа москва AI lattice intel systemverilog microblaze PUF Intel FPGA CNN VHDL семинар FPGA Questa Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI sp701 verilog Altera обучение hls Zynq Minized тренинг ACAP arty воркшоп netlist ПЛИС Verification hdl zcu104 pynq efpga Ethernet agilex Achronix Alveo отладочные платы spartan-7 adam taylor aldec sta static timing analysis временянки статический временной анализ vitis spi #RTL ultra96 microchip polarfire gowin ии ML #Verilog silexica asic profpga microsemi risc-v Arm uvm Vitis AI Python нейронные сети #syntacore #RISC-V microzed MATLAB efinix Linux oneapi Ultrascale верификация Отладка машинное обучение soc Начинающим СТРИМ RTL plc2 #ASIC quicklogic Git altera fpga цос Clock

Статистика

Онлайн всего: 1

Гостей: 1

Пользователей: 0

ПЛИС, uvm, ких, цос, Fir, FPGA, systemverilog, VHDL, dsp

Реализация базовых компонентов ЦОС: КИХ фильтр

В данной статье рассматриваются особенности реализации одного из базовых компонентов цифровой обработки сигналов – фильтра с конечной импульсной характеристикой

5593

Вычисление двоичного логарифма итерационным методом на ПЛИС

Вниманию читателя предлагается алгоритм вычисления логарифма по основанию 2, предоставляется исходный код RTL-блока, анализируется вычислительная точность и ресурсоемкость реализации

8295

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 4)

Вторая часть перевода (раздел 4) одной из фундаментальных статей о проектировании и применении синхронного и асинхронного сбросов. В этом разделе речь идёт об использовании синхронных сбросов.

6992

VHDL 2008, VHDL, VHDL 2019, VHDL synthesis

Что нового в VHDL 2019?

Эта статья, взята из доклада VHDL 2018: New and Noteworthy. С этим докладом выступил наш коллега Ливен Лемиенгре на DVCON 2018. Поскольку новый стандарт VHDL был утвержден и опубликован в 2019 году, все ссылки на 2018 год в этой статье были заменены на 2019 год

4624

Чуть больше преимуществ для наших патронов на boosty

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

FPGA карточки

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Продам FMC-loopback, PCIe-loopback

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

RTL designer

Senior MCU designer/architect

Инженер по верификации CPU IP

RTL verification engineer

Разработчик FPGA (ПЛИС)

Ищем Разработчиков С/Linux

Случайные статьи

Обзор научных работ, связанных с FPGA

Интерфейсы :: SPI :: Часть 2:: Варианты реализации

FSB "Pentagon" : 21 10 2019

Minized: ZynqHW : 05 : Лабораторная работа №2

ECO Flow в Vivado или работа в режиме редактирования нетлиста. Часть 1.

Вычисление двоичного логарифма итерационным методом на ПЛИС

Реализация базовых компонентов ЦОС: КИХ фильтр

Программирование загрузочной FLASH для запуска MicroBlaze

Разработка процессорной системы на базе софт-процессора MicroBlaze в среде Xilinx Vivado IDE/HLx. Часть 2.

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

Статистика

Статьи из категории: VHDL

Последние статьи нашего сообщества

Xilinx AXI Stream DMA

К формальной проверке

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Формальная верификация с SymbiYosys

Сага о светодиодах. Часть 4.

Запуск симуляции IP-ядер фирмы GoWiN

QuickSilicon: платформа с задачами на разработку RTL

FPGA openSource tools

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Clock Domain Crossing

Вебинар (состоится )

Статическая и динамическая верификация CDC для IP-блоков на основе AXI4 Stream

Вебинар (состоится )

Разработка и развитие Verilog и SystemVerilog

Мероприятия (состоится )

Глава РАН провёл сессию о государственной политике в сфере электроники

Мероприятия (состоится )

Президент РАН Геннадий Красников открыл юбилейный форум «Микроэлектроника 2024»

Мероприятия (состоится )

Юбилейный Российский форум «Микроэлектроника 2024»: 10 лет развития и успеха!

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Объявления

FPGA карточки

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Продам FMC-loopback, PCIe-loopback

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

RTL designer

Senior MCU designer/architect

Инженер по верификации CPU IP

RTL verification engineer

Разработчик FPGA (ПЛИС)

Ищем Разработчиков С/Linux