Статьи из раздела: Языки
Раздел: Языки
![](/_pu/1/97525084.png)
Распутываем виртуальные методы в SystemVerilog
В статье рассматривается работа виртуальных методов в SystemVerilog. Текст расчитан как на людей с базовыми познаниями в ООП. Впрочем, и более опытные инженеры, быть может, найдут для себя интересные примеры.
![](/images/3_0/news-card/view.png)
3258
![](/_pu/1/78436732.jpg)
Реализация базовых компонентов ЦОС: КИХ фильтр
В данной статье рассматриваются особенности реализации одного из базовых компонентов цифровой обработки сигналов – фильтра с конечной импульсной характеристикой
![](/images/3_0/news-card/view.png)
5021
![](/images/3_0/news-card/comments.png)
2
![](/_pu/1/48060370.jpg)
Поточное вычисление двоичного логарифма
В статье рассматриваются варианты реализации поточного вычисления двоичного логарифма, приводятся результаты измерения точности и ресурсоёмкости для ПЛИС Artix-7 и синтезатора Vivado 2020.2. Было протестировано 3 алгоритма вычисления log2(x) с некоторыми вариациями.
![](/images/3_0/news-card/view.png)
4872
![](/images/3_0/news-card/comments.png)
2
![](/_pu/1/26490735.jpg)
Статическое в SystemVerilog
В данной статье мы рассмотрим отличия статических и автоматических переменных и функций. Мы увидим, что понятие “статический” имеет различные значения для модулей и классов, разберёмся, почему это так, и научимся выбирать нужный нам вариант.
Говорить будем преимущественно о симуляции, а также рассмотрим один пример синтеза.
![](/images/3_0/news-card/view.png)
7742
![](/images/3_0/news-card/comments.png)
8
![](/_pu/1/30961048.gif)
Вычисление двоичного логарифма итерационным методом на ПЛИС
Вниманию читателя предлагается алгоритм вычисления логарифма по основанию 2, предоставляется исходный код RTL-блока, анализируется вычислительная точность и ресурсоемкость реализации
![](/images/3_0/news-card/view.png)
7444
![](/images/3_0/news-card/comments.png)
0
![](/_pu/1/14517893.jpg)
Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 4)
Вторая часть перевода (раздел 4) одной из фундаментальных статей о проектировании и применении синхронного и асинхронного сбросов. В этом разделе речь идёт об использовании синхронных сбросов.
![](/images/3_0/news-card/view.png)
6632
![](/images/3_0/news-card/comments.png)
0
![](/_pu/1/42159020.png)
Что нового в VHDL 2019?
Эта статья, взята из доклада VHDL 2018: New and Noteworthy. С этим докладом выступил наш коллега Ливен Лемиенгре на DVCON 2018. Поскольку новый стандарт VHDL был утвержден и опубликован в 2019 году, все ссылки на 2018 год в этой статье были заменены на 2019 год
![](/images/3_0/news-card/view.png)
4271
![](/images/3_0/news-card/comments.png)
0
0