Выберите категорию
| Познавательное [17] |
|
Аналитика и обзоры
[7]
Аналитические и обзорные статьи по новым технологиям
|
|
Интерфейсы
[4]
Реализация различных интерфейсов на ПЛИС
|
|
Общее
[17]
Общие вопросы, не зависящие от производителя ПЛИС
|
|
Инструкции к сайту
[4]
Инструкции к действиям на сайте
|
|
Есть мнение
[1]
Ваши личные впечатления и развернутые отзывы о событиях и железяках из мира FPGA
|
Объявления
Случайные статьи
Microblaze
Разработка процессорной системы на базе софт-процессора MicroBlaze в среде Xilinx Vivado IDE/HLx. Часть 2.
Подробнее
Статистика
Статьи из раздела: Разное
Раздел: Разное
Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA
42 цифры создающие историю. Ученые из Университета Paderborn и KU Leuven раскрыли тайну математики десятилетней давности, относящуюся к так называемым числам Дедекинда.
Эксперты по всему миру занимаются поиском 9-го числа Дедекинда с 1991 года. Ученые из университета Paderborn получили точную последовательность чисел с помощью расположенного там суперкомпьютера Noctua. Результаты будут представлены в сентябре на Международном семинаре по булевым функциям и их приложениям (BFA) в Норвегии.
772
QuickSilicon: платформа с задачами на разработку RTL
Платформа QuickSilicon с задачами на разработку RTL.
788
0
Основы статического временного анализа. Часть 6: Multicycle Path Constraint.
В статье продемонстрирована возможность изменения положения запускающих и защёлкивающих фронтов при передаче данных между тактовыми доменами. Показаны несколько практических примеров использования команды set_multicycle_path.
1014
0
Долой RTL описание регистров! (перевод)
После почти трех десятилетий, проведенных в EDA бизнесе я до сих пор не могу понять причину, почему многие разработчики микросхем до сих пор продолжают описывать сложные регистровые карты (микросхемы, содержащие сотни регистров и тысячи полей регистров) вручную при помощи RTL. Если вы задаетесь этим же вопросом, то добро пожаловать под кат.
934
1
Демистификация сбросов: синхронные, асинхронные и другие соображения по проектированию... Часть 1
В статье рассматриваются некоторые аспекты важности правильного планирования и применения сброса
1617
0
Основы статического временного анализа. Часть 5: False Path Constraint.
В статье представлен временной анализ передачи сигналов между двумя тактовыми доменами. Показано несколько способов исключения путей из временного анализа. Рассмотрены инструменты Vivado, предназначенные для проверки корректности передачи данных между тактовыми доменами.
1448
0
0