Выберите категорию
| Познавательное [19] |
|
Аналитика и обзоры [7]
Аналитические и обзорные статьи по новым технологиям
|
|
Интерфейсы [4]
Реализация различных интерфейсов на ПЛИС
|
|
Общее [18]
Общие вопросы, не зависящие от производителя ПЛИС
|
|
Инструкции к сайту [4]
Инструкции к действиям на сайте
|
|
Есть мнение [1]
Ваши личные впечатления и развернутые отзывы о событиях и железяках из мира FPGA
|
Объявления
Случайные статьи
Познавательное
Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки
Подробнее
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS. Часть 1
Подробнее
Верификация
Верификация проблем с пересечением тактовых сигналов в ПЛИС с помощью ALINT-PRO
Подробнее
Статистика
Статьи из раздела: Разное
Раздел: Разное
Поточное вычисление двоичного логарифма
В статье рассматриваются варианты реализации поточного вычисления двоичного логарифма, приводятся результаты измерения точности и ресурсоёмкости для ПЛИС Artix-7 и синтезатора Vivado 2020.2. Было протестировано 3 алгоритма вычисления log2(x) с некоторыми вариациями.
7354
Правила для первого журнала, полностью посвященного проектированию на FPGA
Стань актором для FSM :: FPGA-Systems Magazine
3073
0
Основы статического временного анализа. Часть 1: Period Constraint.
Статья является первой из планируемой серии статей по временным ограничениям в FPGA. Основная цель – познакомить начинающих разработчиков с основами статического временного анализа. В этой статье будет рассмотрен анализ самого простого случая – передача данных между двумя последовательными элементами внутри FPGA с общим тактовым сигналом. Показан вывод уравнений временного анализа и продемонстрировано их применение анализатором Vivado.
18602
8
Вычисление двоичного логарифма итерационным методом на ПЛИС
Вниманию читателя предлагается алгоритм вычисления логарифма по основанию 2, предоставляется исходный код RTL-блока, анализируется вычислительная точность и ресурсоемкость реализации
10423
0
Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки
Статья о полезных инструментах и типичных ошибках при отладке прошивки для FPGA. Основана на реальных событиях, а точнее — на опыте разработок для FPGA Xilinx, Lattice и Microchip. Внутри вас ждет принцип 20/80 для планирования времени, правило жизни У. Черчилля и полезные практические советы.
4368
0
NaN boxing
Сегодня поговорим о таком механизме как NaN boxing, косвенно затронем тему представления значений в формате NaN [Not-a-Number].
4164
0
Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 5)
Материал в разработке
2676
0
2