Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Вебинар [107]

Вебинары по FPGA и языкам проектирования для ПЛИС

Заметка [43]

Небольшие заметки по использованию технологии FPGA/ПЛИС

Руководство [52]

Мероприятия [8]

Семинары, конференции, встречи

Анонсы [9]

Свежие новости и релизы из мира FPGA

Новинки [13]

Новые изделия на базе FPGA

Объявления

Случайные статьи

aldec Webinar Xilinx tcl SDK вебинар cdc ip integrator Vivado microblaze конференция AI lattice fpga начального уровня intel systemverilog PUF Intel FPGA Quartus CNN DMA VHDL семинар FPGA GPU deep learning Cortex Simulink Synopsys zynq-7000 zynqhw Versal sigasi MIPI sp701 verilog обучение hls Zynq Minized тренинг ACAP arty воркшоп design checkpoint Eco ПЛИС Verification hdl zcu104 fsb Pentagon pynq efpga Ethernet agilex Achronix hbm Alveo отладочные платы spartan-7 adam taylor do-254 exostiv vitis spi microchip polarfire gowin ии ML silexica fpga-systems maxfield pcie risc-v antmicro Arm uvm Vitis AI crosslink-nx нейронные сети axi MATLAB efinix Linux oneapi Ultrascale mentor OpenCL верификация Отладка машинное обучение 5g soc Начинающим СТРИМ catapult plc2 quicklogic

Статистика

Онлайн всего: 1

Гостей: 1

Пользователей: 0

Архив новостей из мира FPGA

« 1 2 3 4 ... 51 52 »

наинающим, практика, hdlbits, verilog

HDLBits - Тренируй навык Verilog

HDLBits - это набор небольших упражнений по проектированию схем с использованием языка описания аппаратуры Verilog (HDL). ... Читать дальше »

477

Xilinx, ultrasale, FPGA, existiv, Отладка

Захват огромного потока данных в FPGA

Если вы используете ПЛИС Xilinx Ultrascale (+) в своих проектах, то вы наверняка знаете насколько такие проекты могут быть сложными, требующими больших временных затрат и усилий. Даже при наличии всех современных методов верификации проектов и лабораторных испытаний считается, что более 80% ПЛИС в изделия ... Читать дальше »

314

Open source, FPGA, prga

Реконфигурируемость по Принстонски

На просторах интернета чего только не встретишь. Как Вам идея делать свои собственные FPGA? Вот и ребята из проекта Princeton Reconfigurable Gate Array тоже задались этим вопросом и выкатили решение. ... Читать дальше »

279

10nm, intel, agilex

Intel Agilex вышли в серию

На недавнем вебкасте компания Intel представила процессоры Xeon Scalable 3-го поколения с кодовым именем Ice Lake-SP. Подразделение Programmable Solutions Group (PSG), которое отвечает за FPGA, также поделилось новостями о новом поколении программируемых матриц Intel Agilex, изготавливаемых с применением 1 ... Читать дальше »

221

Alveo, Xilinx, Azure

Xilinx Alveo U250 доступна в Microsoft Azure

Microsoft Azure использует ускорители центров обработки данных Alveo™ U250 для обеспечения бесперебойной миграции приложений между локальными и облачными системами FPGA-as-a-Service (FaaS), также известной как Azure FPGA Runtime Platform-NP series. Эта ускорительная платформа использует динамический обмен функ ... Читать дальше »

157

CPU, FPGA, oneapi, dpc++, GPU

oneAPI Саммит 2021

Присоединяйтесь к первому саммиту разработчиков oneAPI 2021 года в IWOCL, посвященном oneAPI и Data Parallel C++, предназначенных для разработки ускорителей на архитектурах xPU (CPU, GPU, FPGA и других ). На этой однодневной виртуальной конференции вы услышите от отраслевых и академических спикеров, работающих ... Читать дальше »

183

FPGA, печатные платы, mentor, вебинар

Ускорение процесса проектирования печатных плат с использованием ПЛИС

Мощность, гибкость и непосредственная доступность ПЛИС привела к тому, что они получили широкое распространение при разработке проектов печатных плат. Очевидно, что благодаря более быстрому выходу на рынок за счет достоинств и высокой производительности, ПЛИС стали перспективной альтернативой по сравнению с более ресурсоемкими IC/ASIC решениями. ... Читать дальше »

454

ACAP, Xilinx, Versal

Xilinx Versal ACAP на русском

Хочу напомнить, что 25-марта-2021 стартует 2-дневный онлайн семинар на русском по Xilinx Versal ACAP. Часть лекций читают участники нашего чата: Дмитрий Cмехов (@dsmv2011) и Михаил Коробков (@KeisN13) ... Читать дальше »

237

aldec, do-254, alint

Разработчикам FPGA для бортовых систем: Aldec добавляет 60+ новых правил проверки RTL-кода

Компания Aldec, Inc., один из лидеров в разработке ПО для моделировании VHDL/Verilog и аппаратной верификации проектов FPGA и ASIC, добавила более 60 новых правил HDL в модуль DO-254 программы ALINT-PRO (предназначенной для углубленной проверки качества исходного кода RTL) и внесла несколько улучшений в возможности ... Читать дальше »

256

FPGA, вебинар, MATLAB, Simulink

Увеличение продуктивности верификации RTL кода в Matlab и Simulink

Проверка RTL кода остается серьезной проблемой в FPGA и ASIC проектах. На этом вебинаре мы увидим, как инженеры с различными навыками могут использовать инструменты MATLAB / Simulink для повышения эффективности и сокращения времени верификации. ... Читать дальше »

378

1-10 11-20 21-30 31-40 ... 501-510 511-514

DFF-Привет

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

ПЛИС инженер в лабораторию "Сверхпроводящие метаматериалы"

Преподаватель/руководитель образовательных программ

Требуется верификатор, релокация в Финляндию

Помогаторы проекту FPGA-Systems.ru

Помощь с генерацией PRBS

Digital ASIC Design/Verification Engineer

ASIC back-end (physical) engineer trainee position

Случайные статьи

Xilinx ZCU104 - еще один MPSoC кит доступен для РФ

Vivado reprorts => report_clocks

01 Minized: Материалы и тренинги

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Minized: ZynqHW : 01 : Лекция 1

Читаем ДНК ПЛИС (Часть 2)

Концепт проекта Pentagon

Vivado reprorts => report_clock_interaction

FSB "Pentagon" : 21 10 2019

Обзор отладок с FPGA :: Аrty

Статистика

Архив новостей из мира FPGA

Последние статьи нашего сообщества

Что нового в VHDL 2019?

Введение в EDA Playground

ZYNQ HW: EBAZ4205: часть 2

ZYNQ HW: EBAZ4205: Часть 1

FPGA или микроконтроллер: что же выбрать?

Обзор научных работ, связанных с FPGA

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Календарь актуальных событий и мероприятий

Вебинар (состоится 20 и 26 / 05 / 2021)

Проектирование RTL на Haskell/Clash

Мероприятия (состоится )

Конференция «Теоретические и прикладные аспекты разработки устройств на микроконтроллерах и ПЛИС»

Вебинар (состоится )

Выложены материалы вебинара по развертыванию сверточных нейронных сетей на основе ПЛИС Microchip

Вебинар (состоится )

SoM-модули Trenz Electronic для проектирования и производства устройств на ПЛИС Xilinx. Вебинар

Вебинар (состоится )

Вебинар о построении сверточных нейронных сетей на основе ПЛИС Microchip

Вебинар (состоится )

Захват огромного потока данных в FPGA

Мероприятия (состоится )

oneAPI Саммит 2021

Вебинар (состоится )

Ускорение процесса проектирования печатных плат с использованием ПЛИС

Вебинар (состоится 25-03-2021)

Увеличение продуктивности верификации RTL кода в Matlab и Simulink

Вебинар (состоится )

Вебинар по формальной верификации регистров ввода/вывода