Выберите категорию
| Вебинар [96] Вебинары по FPGA и языкам проектирования для ПЛИС |
| Заметка [40] Небольшие заметки по использованию технологии FPGA/ПЛИС |
| Руководство [49] |
| Мероприятия [6] Семинары, конференции, встречи |
| Анонсы [7] Свежие новости и релизы из мира FPGA |
| Новинки [10] Новые изделия на базе FPGA |
Объявления
Ищу сотрудников
[Яндекс] Системный инженер в группу исследования и разработки серверных решений
Подробнее
Случайные статьи
High Level Synthesis
Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS
Подробнее
Статистика
Архив новостей из мира FPGA
Xilinx - Инфолист #01-2021
Уважаемые коллеги!
Сегодня очень просто "утонуть" в море доступной информации и, как правило, она распределена по множеству различных источников, что не всегда позволяет быстро найти необходимый контент. Мы сделали для вас выжимку в виде информационного листа, который содержит в се ... Читать дальше »
315
Воркшоп Libero SoC Flash-FPGA
Многие приложения имеют ограниченный бюджет мощности, либо потому, что изделие имеет батарейное питание, либо из-за проблем с рассеванием мощности при малом формфакторе изделия. Например, многие промышленные камеры выпускаются в корпусах размером 29 х 29 мм. При этом в изделиях может быть много вещей, которые греютс ... Читать дальше »
206
0
Xilinx FPGA Playground
Хотите изучать ПЛИС, но не знаете, с чего начать? Для вас есть хорошая новость! Xilinx, в партнерстве с Crowd Supply и Digilent раздают двадцать отладок Digilent Basys 3 на FPGA Xilinx Artix-7, книгу WTFPGA, чтобы вы начали работу, и доступ к онлайн-семинару с профессиональными инструктор ... Читать дальше »
393
0
Руководство по преобразованию кернела HLS 300 MHz на RTL 500 MHz для Vivado 2020.2
На конференции FPGA-Systems 2020 был представлен доклад "Особенности реализации RTL и Vivado HLS kernel для ускорителей ALVEO" в котором был представлен учебный пример собранный с использованием Vitis 2 ... Читать дальше »
157
0
Вебинар: все что нужно знать о массивах в SystemVerilog
Компания Doulos в партнерстве с компанией Synopsys приглашает 10 февраля к участию в вебинаре под названием "Everything You Need to Know about SystemVerilog Arrays". Примеры кода можно будет собственноручно попробовать запустить в Synopsys VCS, а такж ... Читать дальше »
167
0
Разработка процессора на базе архитектуры RISC-V
В данной заметке вы найдете описание, что же такое RISC-V, почему на сегодняшний день эта такая актуальная и важная тема в сообществе разработчиков микропроцессорных систем.
В заметке представлены пояснения к базовым специф ... Читать дальше »
148
0
RVfpga - курс по архитектуре микропроцессорных систем
Imagination к 2020-му году подготовила переосмысление курса MIPSfpga. Теперь сердцем курса станет Western Digital’s SweRV EH1 Core. ... Читать дальше »
311
0
QuickSilicon приглашает к участию в хакатоне
Компания QuickSilicon вновь приглашает всех желающих к участию в хакатоне. Платформа QuickSilicon продолжает активно развиваться, наращивая функционал для проведения соревнований и собеседований с использованием HDL, на текущий момент уже поддерживаются такие языки как Verilog, SystemVerilog и VHDL. ... Читать дальше »
147
0
FPGA Воркшоп
ECE Department IIIT Delhi проводит двухдневный онлайн воркшоп для всех желающих. Сначала пройдет введение в программу MTech ECE, предлагаемую на IIITD, а затем практический семинар по ПЛИС с использованием программного обеспечения Xilinx Vivado™ WebPack Edition.
Дата воркшопа : 20 ... Читать дальше »
1564
0
Три вебинара по Intel Agilex FPGA
Серия бесплатных вебинаров от Intel, состоящая из трех частей, познакомит вас с новыми 10-нм ПЛИС Intel® Agilex™ и поможет выбрать подходящее устройство в семействе. ... Читать дальше »
242
0
0