Каталог статей

Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Tips & Tricks [1]

что-то типа "ответов без вопросов". Когда есть информация, но на полноценную статью не тянет

Разное [52]

Обзоры плат [7]

Xilinx [91]

Всё о работе с Xilinx

Intel/Altera [4]

Intel/Altera

Языки [16]

Lattice [0]

Lattice

Microchip/Microsemi [0]

Microchip/Microsemi

Отечественные [0]

Отечественные ПЛИС

FPGA-Systems Boards (FSB) [2]

Платы собственной разработки

GoWin [2]

Статьи по ПЛИС производителя GoWin

Полезные утилиты [1]

Различные сторонние фреймворки, упрощающие разработку на ПЛИС

Направление [11]

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия работа москва AI lattice intel systemverilog microblaze PUF Intel FPGA CNN VHDL семинар FPGA Questa Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI sp701 verilog Altera обучение hls Zynq Minized тренинг ACAP arty воркшоп netlist ПЛИС Verification hdl zcu104 pynq efpga Ethernet agilex Achronix Alveo отладочные платы spartan-7 adam taylor aldec sta static timing analysis временянки статический временной анализ vitis spi #RTL ultra96 microchip polarfire gowin ии ML #Verilog silexica asic profpga microsemi risc-v Arm uvm Vitis AI Python нейронные сети #syntacore #RISC-V microzed MATLAB efinix Linux oneapi Ultrascale верификация Отладка машинное обучение soc Начинающим СТРИМ RTL plc2 #ASIC quicklogic Git altera fpga цос Clock

Статистика

Онлайн всего: 1

Гостей: 1

Пользователей: 0

Страницы : « 1 2 ... 14 15 16 17 »

FPGA начального уровня :: Часть 1 :: Обзор

Здравствуйте друзья. Представляем Вам курс по проектированию на FPGA для разработчиков начального уровня.

6310

dna_port, Vivado, Debug, ip integrator, Xilinx, DNA

Читаем ДНК ПЛИС (Часть 2)

Продолжение статьи "Читаем ДНК ПЛИС"

5377

В этой статье рассмотрен аппаратный блок DNA_PORT ПЛИС Xilinx, который хранит уникальный номер FPGA, способный помочь Вам защитить Ваши проекты от копирования и вести учёт версий и отдельных копий прошивки. Использованный демонстрационный проект собран с помощью IP Integrator, который, начиная с версии Vivado 2017.1, поддерживает схемотехническое соединение модулей, написанных на SystemVerilog, Verilog и VHDL. Приведены полное описание модуля DNA_PORT, пошаговая инструкция по сборке проекта, результаты его поведенческого моделирования и аппаратной проверки, выполненной с помощью Logic Analyzer.

10553

tcl, report_clock_networks, Vivado

Страницы : « 1 2 ... 14 15 16 17 »

Чуть больше преимуществ для наших патронов на boosty

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

FPGA разработчик

разработчик ASIC

Инженер верификатор

Вакансия Ведущий инженер-программист ПЛИС (FPGA designer) Санкт-Петербург

FPGA карточки

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Продам FMC-loopback, PCIe-loopback

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

Разработчик FPGA (ПЛИС)

Ищем Разработчиков С/Linux

Случайные статьи

Разработка на FPGA – Хорошая, плохая и отторгающая

Поточное вычисление двоичного логарифма

Основы статического временного анализа. Часть 6: Multicycle Path Constraint.

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

FPGA начального уровня :: Часть 3.3 :: Разработка PUF на HDL

Что внутри ПЛИС или то, о чем не говорят в обучающих видео

FPGA начального уровня :: Часть 4 :: Сборка процессорной системы на MicroBlaze

FPGA начального уровня :: Часть 6 :: Размещение PUF

FPGA начального уровня :: Часть 7 :: Подготовка к отладке

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

Статистика

Статьи участников нашего сообщества

Последние статьи нашего сообщества

Xilinx AXI Stream DMA

К формальной проверке

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Формальная верификация с SymbiYosys

Сага о светодиодах. Часть 4.

Запуск симуляции IP-ядер фирмы GoWiN

QuickSilicon: платформа с задачами на разработку RTL

FPGA openSource tools

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Clock Domain Crossing

Вебинар (состоится )

Статическая и динамическая верификация CDC для IP-блоков на основе AXI4 Stream

Вебинар (состоится )

Разработка и развитие Verilog и SystemVerilog

Мероприятия (состоится )

Глава РАН провёл сессию о государственной политике в сфере электроники

Мероприятия (состоится )

Президент РАН Геннадий Красников открыл юбилейный форум «Микроэлектроника 2024»

Мероприятия (состоится )

Юбилейный Российский форум «Микроэлектроника 2024»: 10 лет развития и успеха!

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Объявления

FPGA разработчик

разработчик ASIC

Инженер верификатор

Вакансия Ведущий инженер-программист ПЛИС (FPGA designer) Санкт-Петербург

FPGA карточки

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Продам FMC-loopback, PCIe-loopback

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

Разработчик FPGA (ПЛИС)

Ищем Разработчиков С/Linux