Статьи из раздела: Направление
Раздел: Направление
![](/_pu/1/27753667.png)
Формальная верификация с SymbiYosys
В статье кратко рассказано, что такое формальная верификация и для чего она нужна, а так же приведен простой пример верификации маленько
![](/images/3_0/news-card/view.png)
3140
![](/_pu/1/66772131.png)
Запуск симуляции IP-ядер фирмы GoWiN
При разработке под GOWIN нередко возникает необходимость произвести моделирование блока, в состав которого входит набор IP ядер. Поскольку собственного инструмента моделирования на момент версии 1.9.8.10 нет, а решение DS Cloud может быть недоступно, необходимо самостоятельно решить этот вопрос.
![](/images/3_0/news-card/view.png)
5255
![](/images/3_0/news-card/comments.png)
0
![](/_pu/1/88008560.png)
Отслеживаем успехи верификации в Obsidian
В статье показан пример построения системы контроля за ходом верификации с использованием бесплатного приложения Obsidian.
![](/images/3_0/news-card/view.png)
1349
![](/images/3_0/news-card/comments.png)
1
![](/_pu/1/78436732.jpg)
Реализация базовых компонентов ЦОС: КИХ фильтр
В данной статье рассматриваются особенности реализации одного из базовых компонентов цифровой обработки сигналов – фильтра с конечной импульсной характеристикой
![](/images/3_0/news-card/view.png)
5021
![](/images/3_0/news-card/comments.png)
2
![](/_pu/1/48060370.jpg)
Поточное вычисление двоичного логарифма
В статье рассматриваются варианты реализации поточного вычисления двоичного логарифма, приводятся результаты измерения точности и ресурсоёмкости для ПЛИС Artix-7 и синтезатора Vivado 2020.2. Было протестировано 3 алгоритма вычисления log2(x) с некоторыми вариациями.
![](/images/3_0/news-card/view.png)
4874
![](/images/3_0/news-card/comments.png)
2
![](/_pu/1/10667323.png)
Верификация проблем с пересечением тактовых сигналов в ПЛИС с помощью ALINT-PRO
Предположим, у вас есть одна или несколько ПЛИС, на которые подаются разные тактовые сигналы для отправляемых и принимаемых данных (назовем их «клоки», пусть будет snd_clk для отправки данных и rcv_clk для приема этих данных). Что будет, если эти сигналы не синхронизованы, то есть «плавают» друг относительно друга?
![](/images/3_0/news-card/view.png)
4258
![](/images/3_0/news-card/comments.png)
6
![](/_pu/1/26490735.jpg)
Статическое в SystemVerilog
В данной статье мы рассмотрим отличия статических и автоматических переменных и функций. Мы увидим, что понятие “статический” имеет различные значения для модулей и классов, разберёмся, почему это так, и научимся выбирать нужный нам вариант.
Говорить будем преимущественно о симуляции, а также рассмотрим один пример синтеза.
![](/images/3_0/news-card/view.png)
7743
![](/images/3_0/news-card/comments.png)
8
0