Вебинар от ALDEC: Краевые случаи как источник ошибок при проектировании ПЛИС - 12 Октября 2021 - FPGA-Systems
Встреча ПЛИСоводов в Мск и СПб
Начните статью со страницы мотивации

Вебинар от ALDEC: Краевые случаи как источник ошибок при проектировании ПЛИС

Автор: Akulin

Дата: 12.10.2021 09:19

Категория:Вебинар

108

0

Краевые случаи в циклах - это, возможно, наихудшая и наиболее частая причина трудно обнаруживаемых ошибок во многих проектах ПЛИС.

Чтобы объяснить это на простом примере - возьмем счетчик событий, где количество подсчитанных событий является критическим фактором, и вы считываете и обнуляете этот счетчик на регулярной основе. Типичный краевой случай - если вы считываете или обнуляете этот счетчик ровно в тот момент, когда приходит новое событие, которое надо посчитать. Тут возникает множество рисков и странного поведения счетчика.

Конечно, такой совсем простой случай, как правило, практически для любого разработчика не будет большой проблемой - но в более сложных проектах, даже, например, таких не слишком навороченных, как последовательный интерфейс UART, краевые случаи могут создать вам серьезную головную боль.

Данный вебинар разъяснит нюансы таких краевых случаев более подробно и затем покажет, почему они часто приводят к возникновению ошибок, почему эти ошибки довольно часто не могут быть обнаружены, и как вы можете их обнаружить.

План вебинара: 

  • Что такое краевой случай в циклах - What is a cycle related corner case?
  • Почему это является проблемой - Why is this problem?
  • Как выглядит типичный код, склонный к порождению ошибок - What does a typical error prone code look like?
  • Какова вероятность обнаружения или тестирования таких краевых случаев - What is the probability of detecting or testing such a corner case?
  • Почему общие решения в такой ситуации не работают - Why are the common solutions not working?
  • Независимо от выбранных инструментов, что требуется для обнаружения - Independent of tools, what is required to detect these corner cases?
  • Как вы можете использовать UVVM для обнаружения таких случаев - How can you use UVVM to detect these corner cases?
  • Выводы - Conclusion
  • Вопросы и ответы - Q&A

Язык вебинара - английский.

Регистрация:

https://resources.aldec.com/acton/ct/23474/s-0509-2110/Bct/q-0052/l-004c:134b1/ct7_0/1/lu?sid=TV2%3AsPvq3YRnt

 3:00 PM – 4:00 PM CEST
 Четверг, 14 октября 2021
Всего комментариев : 0
avatar

Рекомендуем ознакомиться

Тренинг: Бесплатный: Языки описания аппаратуры для FPGA

Подробнее

Заметка

Отладочный набор: Trion T120 BGA324 Development Kit

Подробнее

Начинающим: Выложены материалы Сколковской школы цифрового дизайна

Подробнее

Первый Minized нашёл своего инженера

Подробнее

Руководство

Руководство от Adam Taylor: Высокоуровневый синтез становится проще, на примере SLX FPGA

Подробнее
Чуть больше преимуществ для наших патронов на Patreon

Последние статьи нашего сообщества

Познавательное

Поточное вычисление двоичного логарифма

Подробнее

Верификация

Верификация проблем с пересечением тактовых сигналов в ПЛИС с помощью ALINT-PRO

Подробнее

SystemVerilog

Статическое в SystemVerilog

Подробнее

Xilinx Vivado

Стратегии оптимизации HDL-кода и синтезатора нетлиста для FPGA

Подробнее

Инструкции к сайту

Оформление статей для сборника

Подробнее

Общее

Основы статического временного анализа. Часть 1: Period Constraint.

Подробнее

Познавательное

Вычисление двоичного логарифма итерационным методом на ПЛИС

Подробнее

Познавательное

Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки

Подробнее

Прочее

Быстрый старт: поднимаем PCIe (xdma)

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 14-окт-2021)

Вебинар от ALDEC: Краевые случаи как источник ошибок при проектировании ПЛИС

Подробнее

Вебинар (состоится 21-окт-2021)

История FPGA с Kapil Shankar

Подробнее

Вебинар (состоится )

UVM для FPGA (часть 4): стандарт IEEE 1800.2 - изменения UVM

Подробнее

Вебинар (состоится )

Портирование свёрточных нейронных сетей на платформу Xilinx Zynq Ultrascale Plus и ускорение их работы

Подробнее

Вебинар (состоится )

Двухдневный семинар по Xilinx Versal от Doulos 15-16.09 или 29-30.09 без оплаты.

Подробнее

Мероприятия (состоится )

Конкурс от Xlinix "Adaptive Computing Challenge 2021"

Подробнее

Мероприятия (состоится 14-16 сен 2021)

Сколковская школа синтеза цифровых схем снова открывает свои двери!

Подробнее

Вебинар (состоится 2 сен 2021)

Что нового в OSVVM?

Подробнее

Вебинар (состоится 7-сен-2021)

SoM-модули Kria – ускорение и удешевление разработки устройств с машинным зрением и ИИ. Теория и практика.

Подробнее

Мероприятия (состоится )

Российский Форум Микроэлектроника-2021, 3–9 октября 2021 года, Алушта

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку