Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Вебинар [158]

Вебинары по FPGA и языкам проектирования для ПЛИС

Заметка [58]

Небольшие заметки по использованию технологии FPGA/ПЛИС

Руководство [53]

Мероприятия [37]

Семинары, конференции, встречи

Анонсы [19]

Свежие новости и релизы из мира FPGA

Новинки [63]

Новые изделия на базе FPGA

Стрим [5]

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия работа москва AI lattice intel systemverilog microblaze PUF Intel FPGA CNN VHDL семинар FPGA Questa Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI sp701 verilog Altera обучение hls Zynq Minized тренинг ACAP arty воркшоп netlist ПЛИС Verification hdl zcu104 pynq efpga Ethernet agilex Achronix Alveo отладочные платы spartan-7 adam taylor aldec sta static timing analysis временянки статический временной анализ vitis spi #RTL ultra96 microchip polarfire gowin ии ML #Verilog silexica asic profpga microsemi risc-v Arm uvm Vitis AI Python нейронные сети #syntacore #RISC-V microzed MATLAB efinix Linux oneapi Ultrascale верификация Отладка машинное обучение soc Начинающим СТРИМ RTL plc2 #ASIC quicklogic Git altera fpga цос Clock

Статистика

Онлайн всего: 3

Гостей: 3

Пользователей: 0

Архив новостей из мира FPGA

« 1 2 3 4 5 6 »

sycl, dpc++, FPGA, intel, oneapi

Освоение DPC++ для программирования гетерогенных систем с использованием C++ и SYCL

Эта бесплатная книга с позволит Вам продвинуть вычисления на новый уровень, используя язык C++ для проектирования на FPGA. Она полна множеством практических советов, подробных объяснений и примеров кода, иллюстрирующих ключевые темы. ... Читать дальше »

1497

Xilinx, uart, hls, Vivado

Делаем UART на HLS

Мы привыкли к тому, что HLS (High Level Synthesis - Высокоуровневый синтез) часто упоминается в контексте высокопроизводительных решений. Автор вот этого руководства пошел от обратного, он использовал HLS по его прямому назначению ... Читать дальше »

1944

roe, radio over ethernet, ecpri, 5g, Xilinx

Туториал: Демонстрация и моделирование RoE

В блоге компании Xilinx появилось новое руководство по моделированию радио-через-ethernet - Roe

Enhanced CPRI (eCPRI) становится важной технологией для создания беспроводных приложений следующего поколения 5G. IP ядро Xilinx Radio over Ethernet Framer (RoE Framer) является частью полного системного р ... Читать дальше »

1264

FPGA, aes, verilog, шифрование

Руководство: Делаем алгоритм шифрования AES на Verilog

Интересное руководство попалось на портале medium.com

Читателю предлагается пошаговое руководство реализации алгоритма AES - 128 для FPGA/ASIC с использованием языка Verilog.

... Читать дальше »

1948

0

генератор синуса, dds compiler, DDS, Zynq, Xilinx

Туториал: Генерация синусоиды на C и Xilinx Zynq

На портале hackster.io появилась новая статья/гайд по использованию созданию генератора синусоиды с использованием Xilinx DDS Compiler + C+ baremetal + Zynq. Это полноценное руководство с боль ... Читать дальше »

1636

0

Xilinx, видеообработка, FPGA, pynq

Туториал: Особенности имплементации подсистемы видеообработки на Pynq

Компания Logitronix подготовила руководство, в котором рассмотрена реализация подсистемы обработки видео на плате Digilent PYNQ-Z1 в Vitis/Vivado 2020.1. Этот проект использует Xilinx Video Test Pattern Generator IP в качестве источника видео AXI4 для подсистемы обработки видео. Видеопоток проходит чер ... Читать дальше »

1205

1

vitis, Zynq, OpenCV

Руководство: Начало работы с компьютерным зрением в VITIS 2020.1 на ZYNQ: Часть 1

На портале Beetlebox.org появилось новое руководство по быстрому старту с Vitis и Zynq для задач машинного зрения.

В релизе Vitis 2020.1 произошли значительные изменения по сравнению со старой версией 2019.2, и мы подумали, что было бы полезно обновить наши предыдущие туториалы, чтобы отразить п ... Читать дальше »

1163

0

FPGA, syzygy, zmod

Руководство: Привет ZMOD для Eclypse Z7

Вероятно Вы знаете, что компания Digilent не так давно перешла на новый тип разъемов SYZYGY в своих отладочных платах (раньше был в основном PMOD). На портале hackste ... Читать дальше »

1066

0

arty, adamtaylor, FPGA

Руководство: Устанавливаем связь между двумя FPGA через ИК

Adam Taylor опубликовал очередное руководство на портале hackster.io В этот раз он покажет нам как мы можем установить беспроводную связь и передачу данных между двумя FPGA с помощью инфрокрасных приё ... Читать дальше »

1128

0

freertos, FPGA, Xilinx

Руководство: Разработка многозадачного приложения под FreeRTOS на ZynqUS+

На портале hackster.io появилось новое руководство по развертыванию многозадачного приложения для FreeRTOS в Vivado/Vitis для устройств на базе Xilinx Zynq UltraScale+ ... Читать дальше »

1041

0

1-10 11-20 21-30 31-40 41-50 51-53

Чуть больше преимуществ для наших патронов на boosty

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

Ведущий инженер-конструктор печатных плат

Инженер по верификации

Вакансия разработчик FPGA

Разработчик FPGA (ПЛИС) Senior

RTL designer

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

FPGA программист

FPGA разработчик

Продам FMC-loopback, PCIe-loopback

Инженер разработчик топологии СнК

Случайные статьи

Правила для первого журнала, полностью посвященного проектированию на FPGA

Формальная верификация с SymbiYosys

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

FPGA начального уровня :: Часть 8.1 :: С код для MicroBlaze

FPGA или микроконтроллер: что же выбрать?

Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS. Часть 1

Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки

Реализация базовых компонентов ЦОС: КИХ фильтр

Обзор научных работ, связанных с FPGA

Vivado reprorts => report_clocks

Статистика

Архив новостей из мира FPGA

Последние статьи нашего сообщества

Xilinx AXI Stream DMA

К формальной проверке

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Формальная верификация с SymbiYosys

Сага о светодиодах. Часть 4.

Запуск симуляции IP-ядер фирмы GoWiN

QuickSilicon: платформа с задачами на разработку RTL

FPGA openSource tools

Календарь актуальных событий и мероприятий

Мероприятия (состоится )

Юбилейный Российский форум «Микроэлектроника 2024»: 10 лет развития и успеха!

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 2)

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 1)

Вебинар (состоится )

Начало работы с UVM

Вебинар (состоится )

Высокоуровневый синтез для исследования архитектуры аппаратного/программного обеспечения для инференса

Вебинар (состоится )

Путь в opensorce инструменты для FPGA

Объявления

Ведущий инженер-конструктор печатных плат

Инженер по верификации

Вакансия разработчик FPGA

Разработчик FPGA (ПЛИС) Senior

RTL designer

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

FPGA программист

FPGA разработчик

Продам FMC-loopback, PCIe-loopback

Инженер разработчик топологии СнК