Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Вебинар [161]

Вебинары по FPGA и языкам проектирования для ПЛИС

Заметка [59]

Небольшие заметки по использованию технологии FPGA/ПЛИС

Руководство [53]

Мероприятия [39]

Семинары, конференции, встречи

Анонсы [20]

Свежие новости и релизы из мира FPGA

Новинки [63]

Новые изделия на базе FPGA

Стрим [5]

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия работа москва AI lattice intel systemverilog microblaze PUF Intel FPGA CNN VHDL семинар FPGA Questa Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI sp701 verilog Altera обучение hls Zynq Minized тренинг ACAP arty воркшоп netlist ПЛИС Verification hdl zcu104 pynq efpga Ethernet agilex Achronix Alveo отладочные платы spartan-7 adam taylor aldec sta static timing analysis временянки статический временной анализ vitis spi #RTL ultra96 microchip polarfire gowin ии ML #Verilog silexica asic profpga microsemi risc-v Arm uvm Vitis AI Python нейронные сети #syntacore #RISC-V microzed MATLAB efinix Linux oneapi Ultrascale верификация Отладка машинное обучение soc Начинающим СТРИМ RTL plc2 #ASIC quicklogic Git altera fpga цос Clock

Статистика

Онлайн всего: 1

Гостей: 1

Пользователей: 0

Архив новостей из мира FPGA

« 1 2 3 4 5 6 »

sycl, dpc++, FPGA, intel, oneapi

Освоение DPC++ для программирования гетерогенных систем с использованием C++ и SYCL

Эта бесплатная книга с позволит Вам продвинуть вычисления на новый уровень, используя язык C++ для проектирования на FPGA. Она полна множеством практических советов, подробных объяснений и примеров кода, иллюстрирующих ключевые темы. ... Читать дальше »

1613

Xilinx, uart, hls, Vivado

Делаем UART на HLS

Мы привыкли к тому, что HLS (High Level Synthesis - Высокоуровневый синтез) часто упоминается в контексте высокопроизводительных решений. Автор вот этого руководства пошел от обратного, он использовал HLS по его прямому назначению ... Читать дальше »

2046

roe, radio over ethernet, ecpri, 5g, Xilinx

Туториал: Демонстрация и моделирование RoE

В блоге компании Xilinx появилось новое руководство по моделированию радио-через-ethernet - Roe

Enhanced CPRI (eCPRI) становится важной технологией для создания беспроводных приложений следующего поколения 5G. IP ядро Xilinx Radio over Ethernet Framer (RoE Framer) является частью полного системного р ... Читать дальше »

1343

FPGA, aes, verilog, шифрование

Руководство: Делаем алгоритм шифрования AES на Verilog

Интересное руководство попалось на портале medium.com

Читателю предлагается пошаговое руководство реализации алгоритма AES - 128 для FPGA/ASIC с использованием языка Verilog.

... Читать дальше »

2069

0

генератор синуса, dds compiler, DDS, Zynq, Xilinx

Туториал: Генерация синусоиды на C и Xilinx Zynq

На портале hackster.io появилась новая статья/гайд по использованию созданию генератора синусоиды с использованием Xilinx DDS Compiler + C+ baremetal + Zynq. Это полноценное руководство с боль ... Читать дальше »

1762

0

Xilinx, видеообработка, FPGA, pynq

Туториал: Особенности имплементации подсистемы видеообработки на Pynq

Компания Logitronix подготовила руководство, в котором рассмотрена реализация подсистемы обработки видео на плате Digilent PYNQ-Z1 в Vitis/Vivado 2020.1. Этот проект использует Xilinx Video Test Pattern Generator IP в качестве источника видео AXI4 для подсистемы обработки видео. Видеопоток проходит чер ... Читать дальше »

1299

1

vitis, Zynq, OpenCV

Руководство: Начало работы с компьютерным зрением в VITIS 2020.1 на ZYNQ: Часть 1

На портале Beetlebox.org появилось новое руководство по быстрому старту с Vitis и Zynq для задач машинного зрения.

В релизе Vitis 2020.1 произошли значительные изменения по сравнению со старой версией 2019.2, и мы подумали, что было бы полезно обновить наши предыдущие туториалы, чтобы отразить п ... Читать дальше »

1270

0

FPGA, syzygy, zmod

Руководство: Привет ZMOD для Eclypse Z7

Вероятно Вы знаете, что компания Digilent не так давно перешла на новый тип разъемов SYZYGY в своих отладочных платах (раньше был в основном PMOD). На портале hackste ... Читать дальше »

1170

0

arty, adamtaylor, FPGA

Руководство: Устанавливаем связь между двумя FPGA через ИК

Adam Taylor опубликовал очередное руководство на портале hackster.io В этот раз он покажет нам как мы можем установить беспроводную связь и передачу данных между двумя FPGA с помощью инфрокрасных приё ... Читать дальше »

1220

0

freertos, FPGA, Xilinx

Руководство: Разработка многозадачного приложения под FreeRTOS на ZynqUS+

На портале hackster.io появилось новое руководство по развертыванию многозадачного приложения для FreeRTOS в Vivado/Vitis для устройств на базе Xilinx Zynq UltraScale+ ... Читать дальше »

1136

0

1-10 11-20 21-30 31-40 41-50 51-53

Чуть больше преимуществ для наших патронов на boosty

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

FPGA карточки

Инженер по верификации

Вакансия разработчик FPGA

Разработчик FPGA (ПЛИС) Senior

RTL designer

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

FPGA программист

FPGA разработчик

Продам FMC-loopback, PCIe-loopback

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

Случайные статьи

Стратегии оптимизации HDL-кода и синтезатора нетлиста для FPGA

Обзор научных работ, связанных с FPGA

Сага о светодиодах. Часть 2. Разделяй и управляй

Xilinx VERSAL: монстр с NoC'ом

Быстрый старт: поднимаем PCIe (xdma)

Xilinx AXI Stream DMA

FPGA или микроконтроллер: что же выбрать?

Статическое в SystemVerilog

ZYNQ HW: EBAZ4205: Часть 1 (Vivado 2020)

Введение в EDA Playground

Статистика

Архив новостей из мира FPGA

Последние статьи нашего сообщества

Xilinx AXI Stream DMA

К формальной проверке

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Формальная верификация с SymbiYosys

Сага о светодиодах. Часть 4.

Запуск симуляции IP-ядер фирмы GoWiN

QuickSilicon: платформа с задачами на разработку RTL

FPGA openSource tools

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Clock Domain Crossing

Вебинар (состоится )

Статическая и динамическая верификация CDC для IP-блоков на основе AXI4 Stream

Вебинар (состоится )

Разработка и развитие Verilog и SystemVerilog

Мероприятия (состоится )

Глава РАН провёл сессию о государственной политике в сфере электроники

Мероприятия (состоится )

Президент РАН Геннадий Красников открыл юбилейный форум «Микроэлектроника 2024»

Мероприятия (состоится )

Юбилейный Российский форум «Микроэлектроника 2024»: 10 лет развития и успеха!

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Объявления

FPGA карточки

Инженер по верификации

Вакансия разработчик FPGA

Разработчик FPGA (ПЛИС) Senior

RTL designer

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

FPGA программист

FPGA разработчик

Продам FMC-loopback, PCIe-loopback

Требуется Инженер-разработчик (FPGA) для разработки нового продукта