Освоение DPC++ для программирования гетерогенных систем с использованием C++ и SYCL - 5 Ноября 2020 - FPGA-Systems

Освоение DPC++ для программирования гетерогенных систем с использованием C++ и SYCL

sycl, dpc++, FPGA, intel, oneapi

Автор: KeisN13

Дата: 05.11.2020 17:06

Категория:Руководство

194

0

Эта бесплатная книга с позволит Вам  продвинуть вычисления на новый уровень, используя язык C++ для проектирования на FPGA. Она полна множеством практических советов, подробных объяснений и примеров кода, иллюстрирующих ключевые темы.

Параллелизм данных в C++ обеспечивает доступ к параллельным ресурсам в современной гетерогенной системе, освобождая вас от привязки к какому-либо конкретному вычислительному устройству. Теперь одно приложение на языке C++ может использовать любую комбинацию устройств—включая графические процессоры, процессоры, Плис и ASIC — которые подходят для решения текущих задач.

Эта книга начинается с введения в параллелизм данных и основных тем для эффективного использования стандарта SYCL от группы Khronos и Data Parallel C++ (DPC++), компилятора с открытым исходным кодом, используемого в этой книге. В последующих главах рассматриваются дополнительные темы, включая обработку ошибок, аппаратное программирование, связь и синхронизацию, а также вопросы модели памяти.

Data Parallel C++ предоставляет вам все необходимое для использования SYCL для программирования гетерогенных систем.

Чему ты научишься

  • Ускорению программ на языке C++ с помощью параллельного программирования данных
  • Создание кода для целевых устройств нескольких типов (например, CPU, GPU, FPGA)
  • Использовать SYCL и компиляторы  SYCL
  • Подключаться к гетерогенному будущему вычислительной техники с помощью Intel oneAPI

Книга доступна для скачивания по ссылке

Всего комментариев : 0
avatar

Последние статьи нашего сообщества

Познавательное

Обзор научных работ, связанных с FPGA

Подробнее

Аналитика и обзоры

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Подробнее

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Подробнее

Vunit

Проведение тестирования проекта с помощью VUnit

Подробнее

Познавательное

Разработка на FPGA – Хорошая, плохая и отторгающая

Подробнее

Microblaze

Создание многопроцессорной системы в Vitis: Zynq + MicroBlaze

Подробнее

Обзор

Китай, GOWIN, АО "Восток", ПЛИС - лучше меньше, да лучше!

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 27.11.20)

Новые возможности VHDL2019

Подробнее

Мероприятия (состоится 20.11.20)

FPGA конференция и хакатон от Intel и Nokia

Подробнее

Мероприятия (состоится 12-13.11.2020)

Саммит разработчиков oneAPI 2020

Подробнее

Вебинар (состоится 01.12.20)

Вебинар: Accelerating Data Channels to 112 Gbps PAM4: A Case Study in Real-World FPGA Implementation

Подробнее

Вебинар (состоится 10.11.2020)

Реализация глубоких нейронных сетей на ПЛИС

Подробнее

Вебинар (состоится 16.11.2020)

Преодоление энергетических, габаритных и других конструктивных ограничений с помощью возможностей Плис

Подробнее

Вебинар (состоится 28.10.2020)

Написание структурированных тестбенчей на VHDL

Подробнее

Вебинар (состоится 17-19.11.2020)

Виртуальная конференция 'Функциональная безопасность'

Подробнее

Вебинар (состоится )

Вебинар: презентация HLS решений для ASIC/FPGA от компании Silexica

Подробнее

Вебинар (состоится 20.10.2020)

Вебинар: продукция компании GoWin

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку