Компьютерное зрение на платфомре ZYNQ

Выберите категорию

Вебинар [89]

Вебинары по FPGA и языкам проектирования для ПЛИС

Заметка [33]

Небольшие заметки по использованию технологии FPGA/ПЛИС

Руководство [46]

Мероприятия [6]

Семинары, конференции, встречи

Анонсы [3]

Свежие новости и релизы из мира FPGA

Новинки [4]

Новые изделия на базе FPGA

Объявления

Случайные статьи

Brian ChengHe Wu предоставил исходный код и видео-инструкцию к своему проекту по работе с Компьютерным Зрением на платформе ZYNQ. По завершению курса вы сможете разработать устройство похожее на Kinect от Microsoft или Intel RealSense.

В репозитории вы можете найти:

алгоритмы компьютерного зрения (stereo vision),
исходники на языке Verilog,
linux driver для периферии FPGA.

Ссылка на репозиторий: link

Всего комментариев : 0

DFF-Привет

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

Zynq поиск фрилансера

Ведущий разработчик устройств на FPGA

Вакансия FPGA Engineer (ASIC) в R&D Huawei, Москва

Senior FPGA developer, high frequency trading

Разработчик FPGA беспилотных автомобилей (ЦОС), Яндекс

Вакансия разработчика ASIC/FPGA в АО «НПП «Цифровые решения»

Инженер-верификатор (UVM)

Вакансия "Ведущий разработчик FPGA"

Вакансия: Ведущий разработчик ПЛИС, Москва, компания QRATE, от 120.000 рублей

Ищу вакансию FPGA разработчика

Случайные статьи

Интерфейсы :: SPI :: Часть 2:: Варианты реализации

Китай, GOWIN, АО "Восток", ПЛИС - лучше меньше, да лучше!

FPGA начального уровня :: Часть 3.3 :: Разработка PUF на HDL

SPI :: Часть 1:: Общие сведения

Создание пользовательского IP-ядра в Qsys/Platform Designer

Программирование загрузочной FLASH для запуска MicroBlaze

Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS. Часть 1

Сможет ли HLS код побить HDL по производительности?

FPGA начального уровня :: Часть 4 :: Сборка процессорной системы на MicroBlaze

Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 3

Статистика

Компьютерное зрение на платфомре ZYNQ

Рекомендуем ознакомиться

Начинающим: Выложены материалы Сколковской школы цифрового дизайна

Новинка: ZynqBerryZero - Модуль на Xilinx Zynq7010 совместимый с Raspberry Pi

Написание структурированных тестбенчей на VHDL

Новостной дайджест событий проекта: Декабрь 2019

Вебинар: Достижение высокой производительности и пропускной способности при прототипировании на FPGA компании Intel

Последние статьи нашего сообщества

FPGA или микроконтроллер: что же выбрать?

Обзор научных работ, связанных с FPGA

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Сможет ли HLS код побить HDL по производительности?

Проведение тестирования проекта с помощью VUnit

Разработка на FPGA – Хорошая, плохая и отторгающая

Создание многопроцессорной системы в Vitis: Zynq + MicroBlaze

Календарь актуальных событий и мероприятий

Мероприятия (состоится 20-01-2021)

Intel FPGA Technology Day EMEA

Мероприятия (состоится )

QuickSilicon зимний хакатон

Вебинар (состоится 14-01-2021)

Microchip PolarFire® SoC FPGA - часть 4

Вебинар (состоится 22.01.2021)

Модельное проектирование ПЛИС и ASIC в контексте функциональной безопасности

Мероприятия (состоится 25.01-19.02 2021)

Школа FPGA/SoC для применения в атомной промышленности и связанной с ней приборостроении

Мероприятия (состоится )

Доступны материалы конференции Synopsys Verification Day 2020

Вебинар (состоится )

Глубокое обучение на FPGA

Вебинар (состоится )

Вебинар: Верификация с использованием OSVVM

Вебинар (состоится )

«Временные ограничения и анализ в Vivado» – совместный вебинар Макро Групп и PLC2, авторизованного тренинг-партнёра Xilinx

Вебинар (состоится 10.12.2020)

Ускорения отладки RTL для ПЛИС