Новинка: Сбор средств на бюджетную отладочную плату с серьёзной ПЛИС СнК от Microchip - 18 Июля 2020 - FPGA-Systems

Новинка: Сбор средств на бюджетную отладочную плату с серьёзной ПЛИС СнК от Microchip

FPGA, polarfire soc, microchip, dev-kit

Автор: evgenii_kuchumov

Дата: 18.07.2020 09:00

Категория:Заметка

245

0

На CROWDSUPPLY идёт сбор денежных средств на запуск в производство отладочной платы с малопотребляющей ПЛИС Microchip's PolarFire SoC, имеющей на борту микропроцессорную подсистему с 4-х ядерным 64-битным RISC-V ядром.
 

 
Ресурсы отладочного комплекта:
  • PolarFire SoC (MPFS250T-FCVG484EES)
    • 1 x RV64IMAC core
    • 4 x RV64GC core
    • 254K logic elements non-volatile fabric
    • 784 x math block (18 x 18)
    • 4 x 12.7 Gbps SERDES
    • Secure boot
  • Memory
    • 2 GB LPDDR4 x 32
  • Storage
    • 1 Gb SPI flash
    • 8 GB eMMC flash or SD card slot (multiplexed)
  • Networking
    • 2 x Gigabit Ethernet
  • Expansion Interfaces
    • Raspberry Pi-compatible 40-pin header
    • mikroBUS socket
    • PCIe gen2
    • Micro USB 2.0 Hi-Speed OTG
    • 4 x UART (via single micro USB)
    • 2 x CAN
    • SPI
    • I²C
  • Power
    • 12 VDC / 5 A barrel jack input
    • On/off switch
    • I²C power monitor measuring four power rails
  • User Interfaces
    • 4 x User push button
    • 4 x User LED
    • 4 x Power status LED
  • Programming & Debugging
    • UART via micro USB
    • Onboard JTAG connector or embedded FlashPro6 (multiplexed)
    • 52 x test points
Подробнее
Всего комментариев : 0
avatar

Последние статьи нашего сообщества

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Подробнее

Vunit

Проведение тестирования проекта с помощью VUnit

Подробнее

Познавательное

Разработка на FPGA – Хорошая, плохая и отторгающая

Подробнее

Microblaze

Создание многопроцессорной системы в Vitis: Zynq + MicroBlaze

Подробнее

Обзор

Китай, GOWIN, АО "Восток", ПЛИС - лучше меньше, да лучше!

Подробнее

Среды разработки

Создание пользовательского IP-ядра в Qsys/Platform Designer

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 16.11.2020)

Преодоление энергетических, габаритных и других конструктивных ограничений с помощью возможностей Плис

Подробнее

Вебинар (состоится 28.10.2020)

Написание структурированных тестбенчей на VHDL

Подробнее

Вебинар (состоится 17-19.11.2020)

Виртуальная конференция 'Функциональная безопасность'

Подробнее

Вебинар (состоится )

Вебинар: презентация HLS решений для ASIC/FPGA от компании Silexica

Подробнее

Вебинар (состоится 20.10.2020)

Вебинар: продукция компании GoWin

Подробнее

Вебинар (состоится )

Вебинар: Констрейнты и рекомендации по проектированию для FPGA от Synopsys

Подробнее

Вебинар (состоится )

Верификация IP-ядра PCIe в FPGA-симуляторе Riviera-PRO

Подробнее

Вебинар (состоится )

Вебинар: Введение в решения по машинному обучению от Gowin

Подробнее

Вебинар (состоится )

Вебинар: Построение систем видеообработки на ПЛИС Intel

Подробнее

Вебинар (состоится )

Онлайн конференция: CadenceCONNECT

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку