Поговорим о причинах нарушений setup/hold slack и как с этим бороться :: контентный FPGA стрим #40

Хочу сегодня на стриме поговорить о теме, от которой ну ни куда не деться, если вы хоть чуть мало мальски понимаете в разработке на ПЛИС / FPGA. Я говорю о нарушениях сетап и холд. Я не буду разбирать физическую причину их возникновения, материала по этой теме овердохрена, а сосредоточусь на причинах их возникновения с точки зрения проекта: почему гребаная Vivado и гребаный Quartus выдают Timing Violation и красные slack.

PS :: Я принимаю участие в игре  "Crate FPGA Content"   и должен подготовить статью к концу следующей недели, но и стрим тоже кто-то должен провести. Поэтому решил совместить приятное с полезным и в рамках сегодняшних посиделок подготовить наброски материалов для будущей статьи и видео.