HDLBits - Тренируй навык Verilog - 14 Апреля 2021 - FPGA-Systems

HDLBits - Тренируй навык Verilog

наинающим, практика, hdlbits, verilog

Автор: KeisN13

Дата: 14.04.2021 10:18

Категория:

477

0

HDLBits - это набор небольших упражнений по проектированию схем  с использованием языка описания аппаратуры Verilog (HDL).   Каждая проблема требует от вас разработки небольшой схемы в Verilog. HDLBits . Ваша схема проверяется на правильность путем моделирования с помощью набора тестовых векторов и сравнения ее с нашим эталонным решением.

Подробнее ознакомиться с ресурсом HDLBits можно по ссылке.

PS: Не так давно мы начали делать наш FPGA-AWESOME-LIST, в который собираем полезные ресурсы по FPGA/HDL/RTL. Не забудьте написать про какой-нибудь полезный сайт/инструмент в комментариях или сразу сделайте пул реквест на гитхаб

Всего комментариев : 0
avatar

Рекомендуем ознакомиться

Руководство

Новое руководство: Создание пользовательского IP-ядра в Qsys/Platform Designer

Подробнее

Вакансия: Ведущий разработчик ПЛИС, Москва, компания IRQ, до 240.000 рублей (net)

Подробнее

Вебинар

Вебинар: Accelerating Data Channels to 112 Gbps PAM4: A Case Study in Real-World FPGA Implementation

Подробнее

Xilinx Open Hardware Design - соревнования для студентов по FPGA/SoC

Подробнее
Exostiv

Заметка

Заметка: Решения Exostiv позволяют глубже понять что происходит внутри FPGA

Подробнее

Последние статьи нашего сообщества

Познавательное

Что нового в VHDL 2019?

Подробнее

Познавательное

Введение в EDA Playground

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: часть 2

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: Часть 1

Подробнее

Познавательное

FPGA или микроконтроллер: что же выбрать?

Подробнее

Познавательное

Обзор научных работ, связанных с FPGA

Подробнее

Аналитика и обзоры

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Подробнее

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 20 и 26 / 05 / 2021)

Проектирование RTL на Haskell/Clash

Подробнее

Мероприятия (состоится )

Конференция «Теоретические и прикладные аспекты разработки устройств на микроконтроллерах и ПЛИС»

Подробнее

Вебинар (состоится )

Выложены материалы вебинара по развертыванию сверточных нейронных сетей на основе ПЛИС Microchip

Подробнее

Вебинар (состоится )

SoM-модули Trenz Electronic для проектирования и производства устройств на ПЛИС Xilinx. Вебинар

Подробнее

Вебинар (состоится )

Вебинар о построении сверточных нейронных сетей на основе ПЛИС Microchip

Подробнее

Вебинар (состоится )

Захват огромного потока данных в FPGA

Подробнее

Мероприятия (состоится )

oneAPI Саммит 2021

Подробнее

Вебинар (состоится )

Ускорение процесса проектирования печатных плат с использованием ПЛИС

Подробнее

Вебинар (состоится 25-03-2021)

Увеличение продуктивности верификации RTL кода в Matlab и Simulink

Подробнее

Вебинар (состоится )

Вебинар по формальной верификации регистров ввода/вывода

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку