Вебинар: Презентация инструментов для верификации процессорных ядер на базе RISC-V
Static Verification for RISC-V Cores and SoCs
В настоящее время вся отрасль разработки процессорных систем претерпевает смену парадигмы - новые поколения специализированных процессорных ядер разрабатываюся на основе открытой системы команд RISC-V. На просторах github вы с легкостью сможете найти примеры ядер с открытым исходным кодом такие как: SweRV, PicoRV32, SCR1.
Компания ALDEC предлагает решение для задач статической верификации и линтинга исходного кода процессорного ядра. Данное решение позволит упростить задачи верификации и поддержки кодовой базы в будущем.
В данной презентации компания ALDEC представит инструменты линтинга, статической верификации.
Ссылка для регистрации на вебинар
Дата начала вебинара: 01.10.2020
Время начала вебинара: 3:00 PM – 4:00 PM (CEST)
