Разработчикам FPGA для бортовых систем: Aldec добавляет 60+ новых правил проверки RTL-кода - 23 Марта 2021 - FPGA-Systems

Конференция FPGA разработчиков - регистрация открыта

Разработчикам FPGA для бортовых систем: Aldec добавляет 60+ новых правил проверки RTL-кода

aldec, do-254, alint

Автор: akulin1486

Дата: 23.03.2021 20:49

Категория:

186

0

Компания Aldec, Inc., один из лидеров в разработке ПО для моделировании VHDL/Verilog и аппаратной верификации проектов FPGA и ASIC, добавила более 60 новых правил HDL в модуль DO-254 программы ALINT-PRO (предназначенной для углубленной проверки качества исходного кода RTL) и внесла несколько улучшений в возможности ввода проекта для повышения производительности.

Новые правила (62 штуки) добавляются к 97 уже присутствующим в плагине DO-254, и помогают инженерам, использующим сложные аппаратные устройства с FPGA, обеспечить соответствие определенным целям процесса DO-254 для получения подтверждения соответствия всей системы.

Сертификационные органы рекомендуют заявителям, подающим оборудование на сертификацию по DO-254 (КТ-254), определять стандарты кодирования HDL и следовать им соразмерно сложности проекта FPGA. Соблюдение стандартов кодирования HDL обеспечивает применение лучших отраслевых практик и методов для обеспечения высокой надежности проектов, предотвращения распространения проблем проектирования на последующие этапы процесса проектирования и сокращения количества итераций, необходимых для завершения проекта.

Януш Китель, менеджер направления DO-254 в Aldec, комментирует: «К сожалению, сам стандарт DO-254 не определяет правил кодирования RTL. Это приводит к проблемам для заявителей при выборе правил кодирования, особенно для организаций, плохо знакомых с DO-254. Программа ALINT-PRO предоставляет готовый исчерпывающий набор правил, основанный на лучших практиках в отрасли».

Китель продолжает, что расширение набора правил ALINT-PRO происходит в правильный момент времени, так как недавно было выпущено новое руководство по обеспечению разработки бортового электронного оборудования. Документ AMC 20-152A - уже выпущенный EASA и согласованный с поступающим FAA AC 20-152A - рекомендует заявителям следовать стандартам проектирования оборудования для проектов уровня обеспечения проектирования (DAL) C, в то время как ранее это требовалось только для наиболее важных с точки зрения безопасности уровней DAL А и B.

«Гораздо большее число проектов для бортового применения теперь должны будут определять стандарт кодирования HDL и следовать ему, и наш программный продукт ALINT-PRO - с его пакетом аттестации инструментов, используемым, чтобы доказать, что инструмент способен автоматически обеспечивать соблюдение стандарта кодирования - может предоставить необходимые гарантии и сэкономить инженерам много времени».

Что касается усовершенствований ввода проекта для ALINT-PRO - усовершенствований, которые принесут пользу всем пользователям, независимо от того, используют ли они плагины правил DO-254 или нет - они включают в себя:

  •     Оптимизированное извлечение RAM/ROM использует меньше памяти в фазе синтеза;
  •     Проверка тела подпрограммы теперь поддерживается набором инструментов проверки на основе RTL, а также алгоритмом извлечения конечных автоматов;
  •     Улучшена конвертация ядер, содержащих защищенное IP;
  •     Добавлен новый механизм генерации утверждений CDC (clock domain crossing), который позволяет пользователям извлекать утверждения путем включения всего одной строки кода (команды project.generate.assertions) в их тестовую среду.

Александр Гнусин, менеджер по продукту ALINT-PRO, комментирует: «Постоянная работа над повышением производительности, наряду с нашим регулярным внедрением новых правил на базе передовых практик, и тем, как мы следим за изменениями, происходящими в нашей быстро развивающейся отрасли, делают ALINT-PRO лучшим инструментом для поиска ошибок на ранних этапах разработки и для демонстрации соответствия кода FPGA там и тогда, когда это необходимо».

Демо-версия ALINT-PRO 2021.02 доступна для загрузки и оценки возможностей.
https://www.aldec.com/en/downloads

ALINT-PRO™ - это решение для проверки проекта RTL-кода, написанного на VHDL, Verilog и SystemVerilog, которое ориентировано на проверку стиля кодирования и соглашений об именах, несоответствия RTL и моделирования после синтеза, на плавный и оптимальный синтез, чтобы избежать проблем на дальнейших этапах проектирования с тактированием и с деревом сброса, CDC, DFT, и на кодирование для переносимости и повторного использования. Решение выполняет статический анализ на основе исходных файлов RTL и SDC™, выявляя критические проблемы проектирования на ранних этапах цикла проектирования, что, в свою очередь, значительно сокращает время выпуска и утверждения проекта.

Aldec Inc. со штаб-квартирой в Хендерсоне, штат Невада, является лидером отрасли в области проверки электронных проектов, и предлагает запатентованный технологический пакет, включающий: RTL Design, RTL Simulators, Hardware-Assisted Verification, SoC and ASIC Prototyping, Design Rule Checking, CDC Verification, IP-ядра, управление жизненным циклом требований, функциональные проверки DO-254 и решения для военной и авиакосмической промышленности.

Источник:
www.aldec.com

По техническим вопросам и вопросам по приобретению продукции компании Aldec обращайтесь в компанию PCB Soft https://www.pcbsoft.ru/aldec-alint

 

Всего комментариев : 0
avatar

Рекомендуем ознакомиться

Xilinx взялся за железные дороги

Подробнее

Компания Xilinx открыла R&D подразделение в Армении

Подробнее

Обновление: Xilinx Versal Premium

Подробнее

01 Minized: Материалы и тренинги

Подробнее

В чем Разница между прогрессивной и чересстрочной разверткой?

Подробнее

Последние статьи нашего сообщества

Познавательное

Что нового в VHDL 2019?

Подробнее

Познавательное

Введение в EDA Playground

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: часть 2

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: Часть 1

Подробнее

SystemVerilog

UVM тест таблицы sin/cos

Подробнее

Познавательное

FPGA или микроконтроллер: что же выбрать?

Подробнее

Познавательное

Обзор научных работ, связанных с FPGA

Подробнее

Аналитика и обзоры

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Подробнее

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Мероприятия (состоится )

oneAPI Саммит 2021

Подробнее

Вебинар (состоится )

Ускорение процесса проектирования печатных плат с использованием ПЛИС

Подробнее

Вебинар (состоится 25-03-2021)

Увеличение продуктивности верификации RTL кода в Matlab и Simulink

Подробнее

Вебинар (состоится )

Вебинар по формальной верификации регистров ввода/вывода

Подробнее

Вебинар (состоится 13-04-2021)

Вебинар по работе с SystemC и MatchLib

Подробнее

Вебинар (состоится 23 и 25.03.2021)

Вебинар по использованию Intel OneAPI от компании Bittware

Подробнее

Вебинар (состоится )

Врываемся в FPGA с Basys3 - воркшоп в двух частях

Подробнее

Вебинар (состоится 25-02-2021)

Быстрый старт с симулятором ПЛИС Riviera-PRO. Часть 1 - Ввод проекта и моделирование

Подробнее

Вебинар (состоится 24-02-2021)

Вебинар PLC2: Машинное зрение в реальном времени с низким потреблением и системы с искусственным интеллектом

Подробнее

Вебинар (состоится 17-02-2021)

Воркшоп Libero SoC Flash-FPGA

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку