Решаем проблему разбиения чисел на PYNQ - 23 Декабря 2020 - FPGA-Systems

Конференция FPGA разработчиков - регистрация открыта

Решаем проблему разбиения чисел на PYNQ

разбиение чисел, overlay, FPGA, hls, Xilinx, pynq

Автор: KeisN13

Дата: 23.12.2020 17:03

Категория:

314

0

Многие математические задачи являются вычислительно затратными. А как мы знаем - где есть проблема с вычислительно затратными задачами - там найдется и место для FPGA. Вот собственно наткнулся на небольшой туториал: статью и видео, где решается проблема разбиения числа. Решается она с использованием PYNQ и оверлеем, написанным на HLS. По словам автора, он пытался решить задачу для набора из 25 чисел, но написанная программа на Python потребляла для получения ответа неприемлемо большое количество времени, поэтому он решил все это дело ускорить на FPGA. Звучит вполне интересно, предлагаю Вам ознакомиться с его руководством и видео.

А какие математические задачи Вы пытались решить на FPGA и пытались ли когда-нибудь в принципе это сделать? Напишите в комментах 

Всего комментариев : 0
avatar

Рекомендуем ознакомиться

Новинки

Выпущен новый релиз симулятора ПЛИС Active-HDL 12.0!

Подробнее

Семинар Xilinx в Красноярске (СФУ)

Подробнее

Whitepaper: Оптимизация и применение int4 сверточных нейронных сетей на FPGA Xilinx

Подробнее

Вебинар

Запись вебинара: From Simulink to High-Quality RTL using High-Level Synthesis — The Design Methodology

Подробнее

Стрим: Спонтанный стрим в 22:15 и Non-Project mode в Xilinx Vivado

Подробнее

Последние статьи нашего сообщества

Познавательное

Что нового в VHDL 2019?

Подробнее

Познавательное

Введение в EDA Playground

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: часть 2

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: Часть 1

Подробнее

SystemVerilog

UVM тест таблицы sin/cos

Подробнее

Познавательное

FPGA или микроконтроллер: что же выбрать?

Подробнее

Познавательное

Обзор научных работ, связанных с FPGA

Подробнее

Аналитика и обзоры

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Подробнее

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Мероприятия (состоится )

oneAPI Саммит 2021

Подробнее

Вебинар (состоится )

Ускорение процесса проектирования печатных плат с использованием ПЛИС

Подробнее

Вебинар (состоится 25-03-2021)

Увеличение продуктивности верификации RTL кода в Matlab и Simulink

Подробнее

Вебинар (состоится )

Вебинар по формальной верификации регистров ввода/вывода

Подробнее

Вебинар (состоится 13-04-2021)

Вебинар по работе с SystemC и MatchLib

Подробнее

Вебинар (состоится 23 и 25.03.2021)

Вебинар по использованию Intel OneAPI от компании Bittware

Подробнее

Вебинар (состоится )

Врываемся в FPGA с Basys3 - воркшоп в двух частях

Подробнее

Вебинар (состоится 25-02-2021)

Быстрый старт с симулятором ПЛИС Riviera-PRO. Часть 1 - Ввод проекта и моделирование

Подробнее

Вебинар (состоится 24-02-2021)

Вебинар PLC2: Машинное зрение в реальном времени с низким потреблением и системы с искусственным интеллектом

Подробнее

Вебинар (состоится 17-02-2021)

Воркшоп Libero SoC Flash-FPGA

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку